|
通過一個3200Mbps LPDDR4接口將一個應用處理器連接至DRAM芯片，其難度不亞于2600MHz 4G LTE天線的布線工作。雖然RF前端采用了陶瓷封裝，并在各個抗電磁干擾模塊中進行了精心布線，但數字信號會穿過球柵陣列封裝和高密度小型印刷電路板(PCB)，從而使它們更容易受到高頻影響。隨著數據速率增至甚至超出千兆范圍，PCB印制線不能再被視為簡單的導體。銅印制線的寄生電阻、電容和電感使其成為一條傳輸線，從而產生數字設計中通常不去考慮的各類高頻效應。例如，由于集膚效應，信號的高頻成分要比低頻成分經歷更大的衰減，從而導致信號失真。平行銅印制線之間的電感和電容會導致串擾，而大開關電流會導致接地反彈。誤碼率(BER)將會上升，因為更多比特將被解析為“0”或“1”。因此，為了確保信號完整性，需要對PCB印制線的傳輸線效應以及封裝、連接器和電纜的頻率響應進行全面分析。通過減少PCB原型設計與測量的大量迭代次數，精準的PCB級SPICE分析可節(jié)省時間和金錢。 圖1顯示了一個內存接口，它是多千兆芯片間通信的一個典型例子。相同的概念也適用于USB 3.0、HDMI、多千兆Ethernet設備等高速串行I/O。通信通道由芯片的I/O模型、封裝、連接器及電纜的散射參數(S參數)模型以及印制線的損耗耦合傳輸線模型構成。I/O模型由芯片廠商提供。簡單的I/O緩存器可以用IBIS模型精確表示。配備有源預加重和均衡功能的更加復雜的I/O電路通常采用經過加密的晶體管級HSPICE網表的形式，或者采用源于晶體管級表示的IBIS-AMI模型。作為晶體管級仿真的黃金參考模型，HSPICE使用經過晶圓廠認證的晶體管模型提供最為精確的I/O電路行為。不僅如此，大多數芯片廠商使用HSPICE來驗證他們的IBIS和IBIS-AMI模型。因此，在電路板一級使用HSPICE最符合芯片廠商的意圖。對于IBIS-AMI模型而言，HSPICE具備獨特優(yōu)勢，除了逐比特和統(tǒng)計眼圖模式之外，它還能在真正的瞬態(tài)模式下模擬這些模型。 圖1：用于信號完整性分析的典型系統(tǒng)配置。 PCB印制線的損耗耦合傳輸線可以采用多種方法提取，其中最簡單的方法就是使用HSPICE W元件。W元件讀入PCB的屬性和平行印制線的尺寸，然后使用一個內置的2D解算器提取傳輸線響應。該模型能夠精確表示與頻率有關的損耗和耦合，而且不限制耦合線路的數量，可確保系統(tǒng)的被動性和因果關系。大多數PCB布局工具能夠提取印制線幾何圖形，并在HSPICE網表中自動生成W元件模型。第三方準靜態(tài)2.5D場解算器也可用于生成PCB印制線的寬帶模型。取決于所使用的場解算器，這些模型能夠以RLGC表的形式被插入到W元件中。對于關鍵布局，全波長解算器可用于提取PCB印制線的頻率響應，即S參數，后者也可用作W元件的輸入。 封裝、連接器及電纜的S參數模型由組件廠商提供，或由一個網絡分析儀測量，或由一個3D電磁場解算器提取。無論哪種情況，S參數模型都能提供一個可靠的組件線性表示，將其分布式本質以及任何與頻率相關的行為考慮在內。通過觀察史密斯圖上的S參數，可以深入了解這些分布式系統(tǒng)，超過使用電路圖中的集總元件所能獲取的信息。但是，這里存在一個挑戰(zhàn)。S參數是頻率域模型，原本是為RF和微波設備而發(fā)明的，而數字多千兆系統(tǒng)的信號完整性分析主要是在時間域中進行的。HSPICE S元件采用最先進的自動有理函數模型生成技術克服了這個挑戰(zhàn)。此外，HSPICE通過部署多時延增強型有理函數模型，捕獲長達數米的數據線(如HDMI線)的復雜高頻行為。HSPICE利用現代處理器中的并行計算技術精確高速地模擬大型(500端口以上)S參數模型。除了在電路仿真中使用S參數以外，HSPICE還支持多端口線性網絡分析(.LIN)，它可以從任意電路類型提取S參數。 圖2：與S參數打交道不僅僅是進行瞬態(tài)分析。 S參數模型的靈活性和可靠性有時會因某些S參數質量欠缺而下降。低質量的S參數模型有可能產生較差的仿真結果。質量問題包括但不限于：違反被動性、粗糙的頻率抽樣和較窄的頻率帶寬。例如，某個S參數模型的起始頻率有可能很高，以至于無法捕獲低頻瞬態(tài)行為；或者其結束頻率有可能很低，以至于無法捕獲數字轉換的高頻成分。HSPICE包含一個獨立的S參數實用程序，它能夠采用不同的方法操作S參數，以確保S參數模型的質量。圖2顯示了HSPICE如何整合采用多端口線性網絡分析(.LIN)的S參數提取、采用瞬態(tài)分析(.TRAN)的S參數仿真以及采用S參數實用程序(SPUTIL)的S參數質量保證。 圖3：使用HSPICE S參數實用程序(SPUTIL)檢查阻抗匹配。 SPUTIL提供眾多便捷的S參數操作技術，例如，合并多個數據文件、被動性檢查或執(zhí)行、利用靈活的頻點規(guī)范重新采樣、文件格式轉換等。例如，阻抗匹配是高速通道設計的一個重要要求。測試阻抗匹配的最快方法就是使用不同的參考阻抗觀察S11。如圖3所示，SPUTIL提供一種便捷的方法，使用一個簡單腳本轉換某個S參數集的參考阻抗。然后，通過觀察史密斯圖上的S11圖找出最小的S11值，從而為設計通道終端阻抗提供一個良好的起點。 對于信號完整性分析中所使用的各種組件和模型的討論到此結束，現在開始討論各種分析技術。眼圖分析技術被廣泛用于評估高速通信通道。眼圖將一個長數字比特序列的單位時間間隔疊加為一個緊湊形式，便于人們對系統(tǒng)進行皮秒級觀察。生成被測目標系統(tǒng)的一個眼圖、檢查眼圖開口和測量作為累計概率的BER是通道合規(guī)測試的關鍵組成部分。 HSPICE提供不同的技術，用于分析不同仿真速度和精度的眼圖。評估多千兆系統(tǒng)的BER要求分析數百萬個單位時間間隔。對這些長比特流進行瞬態(tài)分析需要耗費幾個小時的時間，并產生很大的數據文件。可能需要數千次仿真才能覆蓋通道優(yōu)化設計。在HSPICE中生成逐比特和統(tǒng)計眼圖將仿真時間從幾個小時縮短至幾秒鐘，從而大幅提高通道設計效率。 HSPICE采用精確的瞬態(tài)分析計算出眾多小比特模式的脈沖響應，然后使用統(tǒng)計方法迅速生成眼圖，即概率密度函數(PDF)圖，將所有可能的比特模式考慮在內，如圖4所示。HSPICE通過觀察眼圖的垂直和水平橫截面，自動提取抖動曲線。此外，HSPICE還根據PDF眼圖自動生成誤碼率(BER)圖。然后，可以通過提取BER的截面圖觀察浴缸曲線。HSPICE還捕獲特定時刻的最短比特模式，它再現了最里面—換句話說“最壞的”—眼圖碎片。在接下來的短瞬態(tài)分析中使用這個最壞的比特模式，就可以分析出眼圖閉合的原因，然后改進設計。HSPICE能夠提取具體比特位置的時間域波形，該技術可用于驗證自適應均衡器設計。 圖4：HSPICE統(tǒng)計眼圖分析。 逐比特眼圖分析采用一種快速瞬態(tài)技術為特定的比特模式生成眼圖，而且所需時間僅為瞬態(tài)分析的幾分之一，對于通道設計非常有用。瞬態(tài)分析可為簽核提供最精確的眼圖。在時間域瞬態(tài)分析中HSPICE支持所有類型的I/O模型，其中包括算法模型(IBIS-AMI)以及與頻率有關的元件。并行計算技術被用于加快超長比特序列的仿真速度，同時又不犧牲精確度。 HSPICE具備一種獨特能力，能夠混用和匹配各類分析技術和模型，以便最好地匹配每一個通道設計和合規(guī)測試階段。如圖5所示，HSPICE將通道視為一個黑盒子，讓用戶能夠放入任意組合的有源和無源設備。HSPICE還支持各種不同的發(fā)射器和接收器表示。例如，發(fā)射器可以是一個晶體管級I/O電路，而接收器可以是一個IBIS-AMI模型，反之亦然。在早期設計階段，可以采用快速統(tǒng)計眼圖分析評估與模式無關的發(fā)射器加重。對于此類分析，IBIS-AMI模型在發(fā)射器側使用，只是為了使接收器成為一個理想化的接收器終端。隨著設計的不斷演進，可以采用逐比特仿真將理想化的接收器替換為一個算法模型，以便測試自適應均衡器如何通過調整其參數實現最大的眼圖開口。然后，從逐比特分析切換至全面的瞬態(tài)分析，可以捕獲通道中可能出現的任何非線性效應。在最后的驗證階段，很有可能使用到發(fā)射器和接收器緩存的全晶體管表示。HSPICE能夠在同一個測試臺上運行所有這些分析。 圖5：在統(tǒng)計、逐比特和瞬態(tài)眼圖分析中結合使用AMI和晶體管級模型。 |
