|
|
SATA主機(jī)控制器
SATA Host控制器
SATA Host Controller
基于FPGA的SATA主機(jī)控制器
基于FPGA的SATA Host控制器
本人在北京工作7年以上,非常熟悉Spartan-6, Virtex-5/Virtex-6/7 Series FPGA，從事FPGA外圍接口設(shè)計(jì),非常熟悉SATA協(xié)議,設(shè)計(jì)調(diào)試了多個(gè)基于SATA接口的固態(tài)大容量存儲(chǔ)設(shè)備.
基于FPGA的SATA主機(jī)控制器特性如下：
1. 支持SATA 1(1.5Gbps)、SATA 2(3Gbps)以及SATA 3(6Gbps)
2. 符合SATA Rev 3.0規(guī)范
3. 實(shí)現(xiàn)Phy Layer（物理層）協(xié)議，包括OOB等
4. 實(shí)現(xiàn)Link Layer（鏈路層）協(xié)議，包括8B/10B編解碼，擾碼，CRC，流量控制，成幀/解幀，通信握手序列等
5. 實(shí)現(xiàn)Transport Layer（傳輸層）協(xié)議，包括FIS構(gòu)造和解析，錯(cuò)誤重傳機(jī)制等
6. 實(shí)現(xiàn)Command Layer（命令層）協(xié)議，包括Software Reset協(xié)議，PIO Data-In協(xié)議，PIO Data-Out協(xié)議，DMA-In協(xié)議，DMA-Out協(xié)議等
7. 實(shí)現(xiàn)Application Layer（應(yīng)用層）協(xié)議，包括設(shè)備自檢，執(zhí)行IDENTIFY DEVICE command（獲取設(shè)備參數(shù)），DMA控制器
8. 實(shí)現(xiàn)SATA設(shè)備帶電熱插拔
9. 利用多個(gè)SATA Host Controller，可以組成RAID陣列控制器
基于FPGA的SATA主機(jī)控制器接口特性如下：
1. 支持1.5Gbps, 3Gbps, 6Gbps線速率
2. 提供FIFO數(shù)據(jù)流接口，支持扁平式地址訪問(wèn)（只需提供首扇區(qū)地址和總扇區(qū)長(zhǎng)度，控制器內(nèi)置DMA控制器實(shí)現(xiàn)連續(xù)的扇區(qū)地址管理訪問(wèn)），實(shí)現(xiàn)大流量數(shù)據(jù)的讀寫(xiě)
3. 提供雙端口RAM接口，支持單個(gè)扇區(qū)地址訪問(wèn)，實(shí)現(xiàn)512-byte字節(jié)數(shù)據(jù)的讀寫(xiě)
4. 提供雙端口RAM接口，支持1~16個(gè)扇區(qū)地址訪問(wèn)，實(shí)現(xiàn)最多8192-byte字節(jié)數(shù)據(jù)的讀寫(xiě)
5. 提供SATA Host寄存器接口，包括狀態(tài)和錯(cuò)誤寄存器輸出
6. 提供設(shè)備自檢狀態(tài)輸出、設(shè)備參數(shù)輸出（設(shè)備最大可用扇區(qū)數(shù)等）
本人已經(jīng)在多個(gè)SSD（英特爾，三星，美光，OCZ等）上測(cè)試驗(yàn)證，控制器性能如下：
1. SATA 2接口，連續(xù)寫(xiě)速度大于230MB/s，連續(xù)讀速度大于250MB/s.
2. SATA 3接口，連續(xù)寫(xiě)速度大于520MB/s，連續(xù)讀速度大于540MB/s.
如有SATA相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
Serial RapidIO接口DMA數(shù)據(jù)傳輸
本人在北京工作7年以上,從事FPGA外圍接口設(shè)計(jì),非常熟悉Serial RapidIO協(xié)議,設(shè)計(jì)調(diào)試了多個(gè)基于Serial RapidIO接口的DSP和PowerPC信號(hào)處理卡.
本人非常熟悉Spartan-6, Virtex-5/Virtex-6/7 Series FPGA Serial RapidIO Block Endpoint模塊,基于該模塊設(shè)計(jì)了Serial RapidIO Endpoint Master DMA.
1. Master DMA位于FPGA內(nèi)部,FPGA執(zhí)行DMA操作,主要包括兩大功能DMA Write(FPGA-->DSP/PowerPC內(nèi)存)和DMA Read(DSP/PowerPC內(nèi)存-->FPGA).
2. Serial RapidIO 1x，5Gbps/lane：DMA Write(FPGA-->DSP/PowerPC內(nèi)存)的速度可達(dá)450MB/s;DMA Read(DSP/PowerPC內(nèi)存-->FPGA)的速度可達(dá)440MB/s.
3. Serial RapidIO 4x，5Gbps/lane：DMA Write(FPGA-->DSP/PowerPC內(nèi)存)的速度可達(dá)1780MB/s;DMA Read(DSP/PowerPC內(nèi)存-->FPGA)的速度可達(dá)1740MB/s.
4. FPGA內(nèi)部的Master DMA也包含與DMA傳輸相關(guān)的控制狀態(tài)寄存器和中斷寄存器.
Serial RapidIO接口特性如下：
1. 支持1.25Gbps, 2.5Gbps, 3.125Gbps, 5Gbps, 6.25Gbps線速率
2. 自適應(yīng)鏈路寬度，支持Serial RapidIO x4/x2/x1
3. 支持Master DMA Write(SWRITE)、Master DMA Read(NREAD)、Doorbell、Message、寄存器讀寫(xiě)（NWRITE/NWRITE_R/NREAD）、RAM讀寫(xiě)（NWRITE/NWRITE_R/NREAD）
4. 支持Master DMA Write和Master DMA Read全雙工數(shù)據(jù)傳輸
本人已經(jīng)在多個(gè)基于DSP和PowerPC信號(hào)處理板上調(diào)試驗(yàn)證了Serial RapidIO Endpoint Master DMA功能.
1. Master DMA Write數(shù)據(jù)傳輸功能,數(shù)據(jù)傳輸流方向：光纖/RocketIO GTP/GTX--> DDR2/DDR3內(nèi)存 --> Serial RapidIO Master DMA Write --> DSP/PowerPC內(nèi)存.
2. Master DMA Read數(shù)據(jù)傳輸功能,數(shù)據(jù)傳輸流方向：DSP/PowerPC內(nèi)存 --> Serial RapidIO Master DMA Read --> DDR2/DDR3內(nèi)存 --> 光纖/RocketIO GTP/GTX接口.
3. 寄存器訪問(wèn):軟件訪問(wèn)FPGA內(nèi)部與DMA傳輸相關(guān)的寄存器.
4. FPGA發(fā)出Doorbell中斷.
如有Serial RapidIO相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
基于PCI Express的數(shù)據(jù)采集卡
PCIe數(shù)據(jù)采集卡
PCI Express數(shù)據(jù)采集卡
本人在北京工作6年以上,從事FPGA外圍接口設(shè)計(jì),非常熟悉PCI Express協(xié)議,設(shè)計(jì)調(diào)試了多個(gè)基于PCI Express接口的數(shù)據(jù)采集卡.
本人非常熟悉Spartan-6, Virtex-5/Virtex-6/7 Series FPGA PCI Express Block Endpoint模塊,基于該模塊設(shè)計(jì)了PCI Express Endpoint Master DMA.
1. Master DMA位于FPGA內(nèi)部,FPGA執(zhí)行DMA操作,主要包括兩大功能DMA Write(FPGA-->內(nèi)存)和DMA Read(內(nèi)存-->FPGA).
2. 1x PCI Express Gen 1 DMA Write(FPGA-->內(nèi)存)的速度可達(dá)214MB/s;4x PCI Express DMA Read(內(nèi)存-->FPGA)的速度可達(dá)209MB/s.
3. 4x PCI Express Gen 1 DMA Write(FPGA-->內(nèi)存)的速度可達(dá)860MB/s;4x PCI Express DMA Read(內(nèi)存-->FPGA)的速度可達(dá)840MB/s.
4. 8x PCI Express Gen 1 DMA Write(FPGA-->內(nèi)存)的速度可達(dá)1690MB/s;8x PCI Express DMA Read(內(nèi)存-->FPGA)的速度可達(dá)1640MB/s.
5. 4x PCI Express Gen 2 DMA Write(FPGA-->內(nèi)存)的速度可達(dá)1680MB/s;4x PCI Express DMA Read(內(nèi)存-->FPGA)的速度可達(dá)1620MB/s.
6. 8x PCI Express Gen 2 DMA Write(FPGA-->內(nèi)存)的速度可達(dá)3440MB/s;8x PCI Express DMA Read(內(nèi)存-->FPGA)的速度可達(dá)3380MB/s.
7. FPGA內(nèi)部的Master DMA也包含與DMA傳輸相關(guān)的控制狀態(tài)寄存器和中斷寄存器.
8. PCI Express驅(qū)動(dòng)采用WinDriver,采用Legacy PCI或MSI中斷方式,用戶應(yīng)用軟件通過(guò)WinDriver的API函數(shù)訪問(wèn)PCI Express寄存器文件.
PCI Express接口特性如下：
1. 自適應(yīng)鏈路速率，支持Gen 1、2.5Gbps/Lane(Spartan-6, Virtex-5 FPGA)和Gen 2、5.0Gbps/Lane(Virtex-6/7 Series FPGA)
2. 自適應(yīng)鏈路寬度，支持PCI Express x8/x4/x2/x1
3. 支持Master DMA Write、Master DMA Read、MSI/傳統(tǒng)PCI中斷、寄存器讀寫(xiě)、RAM讀寫(xiě)
4. 支持Master DMA Write和Master DMA Read全雙工數(shù)據(jù)傳輸
5. PCI Express驅(qū)動(dòng)支持Windows 32/64位、Linux等操作系統(tǒng)，如Windriver
6. 即插即用，支持熱插拔
本人已經(jīng)在Xilinx評(píng)估板SP605,ML555,ML505,ML605和KC705,以及自制的PCIe金手指板卡上調(diào)試驗(yàn)證了PCI Express Endpoint Master DMA功能.
1. Master DMA Write數(shù)據(jù)傳輸功能,數(shù)據(jù)傳輸流方向：光纖/RocketIO GTP/GTX--> DDR2/DDR3內(nèi)存 --> PCI Express Master DMA Write --> PC內(nèi)存 --> PC硬盤(pán).
2. Master DMA Read數(shù)據(jù)傳輸功能,數(shù)據(jù)傳輸流方向：PC硬盤(pán) --> PC內(nèi)存 --> PCI Express Master DMA Read --> DDR2/DDR3內(nèi)存 --> 光纖/RocketIO GTP/GTX接口.
3. 寄存器訪問(wèn):軟件訪問(wèn)FPGA內(nèi)部與DMA傳輸相關(guān)的寄存器.
4. FPGA發(fā)出Legacy PCI或MSI中斷.
5. 用戶應(yīng)用程序,采用Visual C/C++編寫(xiě)，適用于Windows 32/64位，如XP，Win2003/2008 32/64，Win7 32/64
本人可以提供FPGA源代碼,PCI Express驅(qū)動(dòng)、用戶應(yīng)用程序源代碼以及相關(guān)設(shè)計(jì)、測(cè)試文檔.同時(shí)還可以在Xilinx評(píng)估板SP605,ML555,ML505,ML605和KC705,以及自制的PCIe金手指板卡上演示驗(yàn)證.
如有PCI Express相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
NAND FLASH Controller IP Core
標(biāo)準(zhǔn)NAND FLASH Controller
標(biāo)準(zhǔn)NAND FLASH控制器
我是一位在職者（北京），專業(yè)從事FPGA接口設(shè)計(jì)，有較多的空余時(shí)間，對(duì)FPGA有比較豐富的項(xiàng)目經(jīng)驗(yàn)（6年）。
熟練使用Xilinx/Altera FPGA，熟悉NAND FLASH接口時(shí)序。
自行編寫(xiě)標(biāo)準(zhǔn)NAND FLASH Controller/控制器，可以以源代碼（VHDL/Verilog HDL語(yǔ)言）或網(wǎng)表形式(提供使用手冊(cè))提供，功能包括：
1. 支持異步接口的SLC和MLC Nand Flash
2. 最高支持時(shí)序模式5（Timing Mode 5）
3. 兼容ONFI命令集：Reset、Read ID/ONFI Signature、Read Unique ID、Read Parameter Page、Set Feature、Get Feature、Read Status、Erase、Program Page、Read Page、Program Page Cache、Read Page Cache
4. 支持上電自動(dòng)壞塊檢測(cè)
5. 支持壞塊表動(dòng)態(tài)更新
6. 支持壞塊管理（BBM）；壞塊管理使能和禁止
7. 支持ECC：RS碼1080字節(jié)糾正24-bit；或RS碼540字節(jié)糾正8-bit；或漢明碼256 Byte糾正1-bit，檢錯(cuò)2-bit；ECC使能和禁止
8. 內(nèi)置DMA數(shù)據(jù)傳輸引擎
9. 支持各個(gè)設(shè)備廠商（Micron、Samsung、Hynix、Toshiba、ST-Micro和其他廠商）的Nand Flash
NAND FLASH Controller自動(dòng)進(jìn)行壞塊管理以及ECC糾錯(cuò)，壞塊表可存儲(chǔ)于FPGA內(nèi)部RAM塊。
NAND FLASH控制器的用戶接口友好，基本上都是DPRAM或FIFO接口，狀態(tài)信號(hào)是I/O接口，易于使用。
此NAND FLASH控制器可以適應(yīng)各種各樣的NAND FLASH芯片型號(hào)。
此NAND FLASH控制器多次在實(shí)際項(xiàng)目中使用，被證明穩(wěn)定可靠。
如有NAND FLASH接口開(kāi)發(fā)相關(guān)方面的技術(shù)合作，可隨時(shí)聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
NAND FLASH Controller IP Core
Super-High-Speed NAND FLASH Array Controller
超高速NAND FLASH陣列控制器
我是一位在職者（北京），專業(yè)從事FPGA接口設(shè)計(jì)，有較多的空余時(shí)間，對(duì)FPGA有比較豐富的項(xiàng)目經(jīng)驗(yàn)（6年）。
熟練使用Xilinx/Altera FPGA，熟悉NAND FLASH接口時(shí)序。
自行編寫(xiě)NAND FLASH Controller/控制器，可以以源代碼或網(wǎng)表形式(提供使用手冊(cè))提供，功能包括：
1. NAND Flash物理接口時(shí)序：支持PAGE READ、PROGRAM PAGE、BLOCK ERASE、RESET、READ ID、READ STATUS、Set/Get Feature等命令集和相關(guān)時(shí)序
2. Nand Flash陣列的流水線管理：流水線化PROGRAM PAGE，使Nand Flash陣列的存儲(chǔ)速度最大化；流水線管理NAND FLASH陣列的PAGE READ、BLOCK ERASE、RESET、READ ID等操作
3. Nand Flash陣列的壞塊檢測(cè)：檢測(cè)NAND FLASH的原始出廠壞塊,以及動(dòng)態(tài)壞塊檢測(cè)
4. Nand Flash陣列的壞塊管理：在Nand Flash陣列的PROGRAM PAGE和PAGE READ過(guò)程中，剔除NAND FLASH的壞塊，產(chǎn)生有效的塊地址
5. Nand Flash陣列的ECC：RS碼1080字節(jié)糾正24-bit；或RS碼540字節(jié)糾正8-bit；或漢明碼256 Byte糾正1-bit，檢錯(cuò)2-bit
NAND FLASH Controller自動(dòng)進(jìn)行壞塊管理以及ECC糾錯(cuò)，壞塊表可存儲(chǔ)于FPGA內(nèi)部RAM塊或片外SRAM。
NAND FLASH控制器的用戶接口友好，基本上都是DPRAM或FIFO接口，狀態(tài)信號(hào)是I/O接口，易于使用。
此NAND FLASH控制器既可以適應(yīng)簡(jiǎn)單的單片NAND FLASH應(yīng)用，也可以適應(yīng)NAND FLASH陣列應(yīng)用，并且可以適應(yīng)各種各樣的NAND FLASH芯片型號(hào)。
8x8(8行8列:8個(gè)片選,64位數(shù)據(jù)總線) NAND FLASH陣列的存儲(chǔ)速度可達(dá)380MB/S。
FPGA內(nèi)部可以嵌入多個(gè)NAND FLASH控制器，每個(gè)控制器的存儲(chǔ)速度可達(dá)380MB/S。如果嵌入4個(gè)NAND FLASH控制器，那么存儲(chǔ)速度可達(dá)1520MB/S。
此NAND FLASH控制器多次在實(shí)際項(xiàng)目中使用，被證明穩(wěn)定可靠。
如有NAND FLASH接口開(kāi)發(fā)相關(guān)方面的技術(shù)合作，可隨時(shí)聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
高速LVDS數(shù)據(jù)傳輸方案和協(xié)議
基于FPGA的高速LVDS數(shù)據(jù)傳輸
高速AD/DA接口
本人在北京工作6年,從事FPGA外圍接口設(shè)計(jì),非常熟悉高速LVDS數(shù)據(jù)傳輸,8B/10B編碼等,設(shè)計(jì)調(diào)試了多個(gè)FPGA與FPGA以及FPGA與專用芯片(比如AD/DA)之間的高速LVDS數(shù)據(jù)傳輸.
本人非常熟悉AD/DA接口,包括高速并行AD、串行AD,高速并行DA，比如ADS5474,E2V,LTC2175,E2V高速AD,Intersil ISLA214P50，AD9129,AD9142A等,基于FPGA設(shè)計(jì)高速并行/串行AD/DA接口：時(shí)鐘對(duì)齊、根據(jù)幀同步實(shí)現(xiàn)串轉(zhuǎn)并數(shù)據(jù)對(duì)齊.
本人非常熟悉Virtex-5/Virtex-6/7 Series FPGA的內(nèi)置SERDES模塊,包括ISERDES,OSERDES,IODELAY,IDELAYCTRL等部件,基于該模塊設(shè)計(jì)了一種高速LVDS數(shù)據(jù)收發(fā)方案和協(xié)議:
1. 1路LVDS數(shù)據(jù)的時(shí)鐘頻率是500MHz(Virtex-5)或600MHz(Virtex-6)或700MHz(Kintex-7),雙沿?cái)?shù)據(jù)傳輸;1路LVDS數(shù)據(jù)的傳輸速率為1Gbps(Virtex-5)或1.2Gbps(Virtex-6)或1.4Gbps(Kintex-7),16路LVDS數(shù)據(jù)的傳輸速率為16Gbps(Virtex-5)或19.2Gbps(Virtex-6)或22.4Gbps(Kintex-7)
2. 高速LVDS數(shù)據(jù)發(fā)送:訓(xùn)練序列產(chǎn)生,數(shù)據(jù)成幀,8B/10B編碼,數(shù)據(jù)并行轉(zhuǎn)串行,隨路時(shí)鐘產(chǎn)生等
3. 高速LVDS數(shù)據(jù)接收:接收時(shí)鐘檢測(cè)(檢測(cè)接收時(shí)鐘的存在),接收時(shí)鐘對(duì)齊(對(duì)接收時(shí)鐘進(jìn)行移相),數(shù)據(jù)串行轉(zhuǎn)并行,接收數(shù)據(jù)字節(jié)序?qū)R(Comma碼對(duì)齊),接收數(shù)據(jù)Los-of-Sync狀態(tài)機(jī),8B/10B解碼,解數(shù)據(jù)幀等
本人已經(jīng)在Xilinx評(píng)估板ML555/ML605/KC705上調(diào)試驗(yàn)證了16路高速LVDS數(shù)據(jù)收發(fā)方案和協(xié)議.
1. 1對(duì)LVDS隨路時(shí)鐘+16對(duì)LVDS發(fā)送數(shù)據(jù),時(shí)鐘頻率是500MHz(Virtex-5)或600MHz(Virtex-6)或700MHz(KiNtex-7),雙沿?cái)?shù)據(jù)傳輸;數(shù)據(jù)傳輸速率為16Gbps(Virtex-5)或19.2Gbps(Virtex-6)或22.4Gbps(Kintex-7).
2. 1對(duì)LVDS接收時(shí)鐘+16對(duì)LVDS接收數(shù)據(jù).
本人可以提供FPGA源代碼.同時(shí)還可以在Xilinx評(píng)估板ML555/ML605/KC705上演示驗(yàn)證.
如有高速LVDS數(shù)據(jù)傳輸相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
SDR/DDR/DDR2/DDR3 控制器
SDR/DDR/DDR2/DDR3 Controller
SDR SDRAM 控制器
SDR SDRAM Controller
DDR SDRAM 控制器
DDR SDRAM Controller
DDR2 SDRAM 控制器
DDR2 SDRAM Controller
DDR3 SDRAM 控制器
DDR3 SDRAM Controller
我是一位在職者（北京），專業(yè)從事FPGA設(shè)計(jì)，有較多的空余時(shí)間，對(duì)FPGA有比較豐富的項(xiàng)目經(jīng)驗(yàn)（6年）。
熟練使用Altera Stratix/Arria Series FPGA, Virtex-5/Spartan-6/Virtex-6/7 Series FPGA MIG的DDR/DDR2/DDR3 Controller，支持DDR2 800以及DDR3 1600，將DDR2/DDR3 Controller進(jìn)行FIFO化或MIMO化或MPC化或乒乓化操作，多次在實(shí)際項(xiàng)目中使用，被證明穩(wěn)定可靠。
熟練使用Altera Stratix Series FPGA, Altera Arria Series FPGA, Virtex-5/Spartan-6/Virtex-6/7 Series FPGA，熟悉SDR SDRAM接口時(shí)序，熟悉DDR SDRAM/DDR2 SDRAM/DDR3 SDRAM接口時(shí)序。
自行編寫(xiě)符合SDR SDRAM接口時(shí)序的SDR SDRAM控制器，支持全頁(yè)突發(fā)模式，SDR
SDRAM控制器的CS寬度、Bank寬度、Row寬度、Column寬度、以及AC Timing參數(shù)（比如刷新時(shí)間、激活時(shí)間等）都是可編程的，突發(fā)數(shù)據(jù)長(zhǎng)度可變，SDR SDRAM控制器已經(jīng)解決翻頁(yè)問(wèn)題。
SDR SDRAM控制器以源代碼（Verilog HDL）形式提供，既可用于Altera FPGA，也可用于Xilinx FPGA，用戶訪問(wèn)接口符合Avalon-MM Slave Burst Interface規(guī)范，控制器經(jīng)過(guò)嚴(yán)格驗(yàn)證，多次在實(shí)際項(xiàng)目中使用，被證明穩(wěn)定可靠。
SDR SDRAM控制器的最高時(shí)鐘頻率是166MHz。將SDR Controller進(jìn)行FIFO化或MIMO化或MPC化或乒乓化操作，多次在實(shí)際項(xiàng)目中使用，被證明穩(wěn)定可靠。
如有SDR/DDR/DDR2/DDR3 SDRAM接口開(kāi)發(fā)相關(guān)方面的技術(shù)合作，可隨時(shí)聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
RocketIO高速串行接口
本人在北京工作6年以上，從事FPGA外圍接口設(shè)計(jì)，熟練使用Virtex-5/Virtex-6 FPGA，非常熟悉RocketIO GTP/GTX協(xié)議，Aurora協(xié)議，Serial RapidIO協(xié)議。
本人已經(jīng)在Virtex-5/Virtex-6 FPGA上調(diào)試通過(guò)基于RocketIO GTP/GTX協(xié)議的數(shù)據(jù)流收發(fā)，基于Aurora Framing和Streaming的數(shù)據(jù)流收發(fā)，基于Serial RapidIO協(xié)議的SWRITE數(shù)據(jù)流收發(fā)，并且已經(jīng)應(yīng)用于實(shí)際項(xiàng)目中
基于RocketIO GTP/GTX協(xié)議
數(shù)據(jù)流接收處理：RocketIO GTP/GTX RXN/RXP --> RocketIO GTP/GTX --> 接收數(shù)據(jù)處理（判別SOF和EOF，協(xié)議楨處理，剔除IDLE符號(hào)）--> FIFO接口輸出
數(shù)據(jù)流發(fā)送處理：FIFO接口輸入 --> 發(fā)送數(shù)據(jù)處理（增加SOF和EOF，協(xié)議楨產(chǎn)生，插入IDLE符號(hào)或時(shí)鐘校正序列）--> RocketIO GTP/GTX --> RocketIO GTP/GTX TXN/TXP
基于Aurora Framing和Streaming協(xié)議
數(shù)據(jù)流接收處理：RocketIO GTP/GTX RXN/RXP --> RocketIO GTP/GTX --> Aurora Core --> 接收數(shù)據(jù)處理（根據(jù)LocalLink RX Port 判別SOF和EOF，剔除IDLE符號(hào)）--> FIFO接口輸出
數(shù)據(jù)流發(fā)送處理：FIFO接口輸入 --> 發(fā)送數(shù)據(jù)處理（將數(shù)據(jù)通過(guò)LocalLink TX Port輸入Aurora Core）--> Aurora Core --> RocketIO GTP/GTX --> RocketIO GTP/GTX TXN/TXP
基于Serial RapidIO協(xié)議
數(shù)據(jù)流接收處理：RocketIO GTP/GTX RXN/RXP --> RocketIO GTP/GTX --> Serial RapidIO Core --> 接收SWRITE數(shù)據(jù)幀處理（根據(jù)Serial RapidIO SWRITE格式解析數(shù)據(jù)幀）--> FIFO接口輸出
數(shù)據(jù)流發(fā)送處理：FIFO接口輸入 --> 發(fā)送數(shù)據(jù)處理（將數(shù)據(jù)根據(jù)Serial RapidIO SWRITE格式打包輸入Serial RapidIO Core）--> Serial RapidIO Core --> RocketIO GTP/GTX --> RocketIO GTP/GTX TXN/TXP
寄存器讀寫(xiě)：NWRITE，NREAD等協(xié)議
DMA讀寫(xiě)：SWRITE，NREAD等協(xié)議
中斷接口：DOORBELL協(xié)議
如有基于RocketIO高速串行接口設(shè)計(jì)相關(guān)方面的技術(shù)合作，可隨時(shí)聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
基于PCI的數(shù)據(jù)采集卡
PCI數(shù)據(jù)采集卡
本人在北京工作6年以上,從事FPGA外圍接口設(shè)計(jì),非常熟悉PCI協(xié)議,設(shè)計(jì)調(diào)試了多個(gè)基于PCI接口的數(shù)據(jù)采集卡.
本人非常熟悉Virtex-2/Virtex-2 Pro/Virtex-5/Spartan-6/Spartan-3 FPGA PCI Block模塊,基于該模塊設(shè)計(jì)了PCI Master DMA.
1. Master DMA位于FPGA內(nèi)部,FPGA執(zhí)行DMA操作,主要包括兩大功能DMA Write(FPGA-->內(nèi)存)和DMA Read(內(nèi)存-->FPGA).
2. 32-bit 33MHz PCI DMA Write(FPGA-->內(nèi)存)的速度可達(dá)130MB/s;32-bit 33MHz PCI DMA Read(內(nèi)存-->FPGA)的速度可達(dá)100MB/s.
3. 64-bit 66MHz PCI DMA Write(FPGA-->內(nèi)存)的速度可達(dá)520MB/s;64-bit 66MHz PCI DMA Read(內(nèi)存-->FPGA)的速度可達(dá)420MB/s.
4. FPGA內(nèi)部的Master DMA也包含與DMA傳輸相關(guān)的控制狀態(tài)寄存器和中斷寄存器.
5. PCI Express驅(qū)動(dòng)采用WinDriver,采用Legacy PCI中斷方式,用戶應(yīng)用軟件通過(guò)WinDriver的API函數(shù)訪問(wèn)PCI Express寄存器文件.
PCI 接口特性如下：
1. 支持32-bit 33MHz PCI接口
2. 支持64-bit 66MHz PCI接口
3. 支持Master DMA Write、Master DMA Read、傳統(tǒng)PCI中斷、寄存器讀寫(xiě)、RAM讀寫(xiě)
4. PCI驅(qū)動(dòng)支持Windows、Linux等操作系統(tǒng)，如Windriver
5. 即插即用，支持熱插拔
本人已經(jīng)在Xilinx評(píng)估板ML555,以及自制的PCI金手指板卡上調(diào)試驗(yàn)證了PCI Master DMA功能.
1. Master DMA Write數(shù)據(jù)傳輸功能,數(shù)據(jù)傳輸流方向：光纖/RocketIO GTP--> DDR2內(nèi)存 --> PCI Master DMA Write --> PC內(nèi)存 --> PC硬盤(pán).
2. Master DMA Read數(shù)據(jù)傳輸功能,數(shù)據(jù)傳輸流方向：PC硬盤(pán) --> PC內(nèi)存 --> PCI Master DMA Read --> DDR2內(nèi)存 --> 光纖/RocketIO GTP接口.
3. 寄存器訪問(wèn):軟件訪問(wèn)FPGA內(nèi)部與DMA傳輸相關(guān)的寄存器.
4. FPGA發(fā)出Legacy PCI中斷.
5. 用戶應(yīng)用程序,采用Visual C/C++編寫(xiě).
本人可以提供FPGA源代碼,PCI驅(qū)動(dòng)、用戶應(yīng)用程序源代碼以及相關(guān)設(shè)計(jì)、測(cè)試文檔.同時(shí)還可以在Xilinx評(píng)估板ML555,以及自制的PCI金手指板卡上演示驗(yàn)證.
如有PCI Express相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
使用ADV202/ADV212實(shí)現(xiàn)圖像壓縮
本人在北京工作6年以上,專業(yè)從事FPGA外圍接口設(shè)計(jì),非常熟悉JPEG2000,使用ADV202/ADV212進(jìn)行圖像壓縮.
非常熟悉ADV202/ADV212圖像處理芯片,基于該芯片實(shí)現(xiàn)JPEG2000圖像壓縮.
1. 采用ADV212 HIPI模式壓縮靜態(tài)圖像,DMA通道0輸入原始圖像數(shù)據(jù),DMA通道1輸出壓縮后數(shù)據(jù).
2. 在ADV212 HIPI模式下成功裝載固件(Firmware),正確初始化ADV212.
3. 支持灰度圖像和彩色圖像輸入，比如CCD，紅外，超光譜，可見(jiàn)近紅外，短波紅外，長(zhǎng)波紅外等.
4. 在Irreversible(不可逆)壓縮模式下，單個(gè)ADV202/ADV212的圖像最大輸入速率為45MSPS;在Reversible(可逆)壓縮模式下，單個(gè)ADV202/ADV212的圖像最大輸入速率為40MSPS.
5. 圖像精度可配：8-bit, 10-bit, 12-bit, 14-bit, 16-bit.
6. 采用小波變換算法(Wavelet Kernal), 支持5/3和9/7小波變換,支持有損和無(wú)損壓縮.
7. 圖像壓縮比可調(diào).8:1壓縮比下,峰值信噪比PSNR大于38dB.
8. 輸入圖像分辨率或圖像尺寸可調(diào).
9. 使用kdu軟件進(jìn)行解壓.
如有ADV202/ADV212相關(guān)方面的技術(shù)合作，可聯(lián)系我。
聯(lián)系方式：neteasy163z@163.com
|
|
發(fā)表于 2014-12-13 21:09:47
收藏
頂
踩