|
作者：Djamel Haddadi，IDT公司 移動數據的爆炸式增長推動了通信基礎設施新接收器體系結構的發展，以實現更大的容量和更高的靈活性。軟件定義無線電系統將會成為下一代通信系統，該系統主要基于可以在天線側進行采樣，同時又支持大動態范圍的高功效RF ADC。這類ADC采用非常先進的CMOS技術設計，使用時間交織(TIADC)體系結構獲得了非常高的采樣率。這一體系結構的缺點是時變失配誤差，需要進行實時校準。本文介紹了一種新型的增益和時序失配誤差背景校準方法，通過不太復雜的數字信號處理算法來實現這一方法。 雙通道TI ADC失配誤差 提高ADC速度一種有效的方法是兩個ADC并行工作，不需要相位采樣時鐘。子ADC傳輸函數之間不可避免的微小失配會導致出現雜散諧波，大幅度劣化了實際動態范圍。這種ADC有四類誤差：DC失調誤差、靜態增益誤差、時序誤差和帶寬誤差。 在實際中，采用數字校準技術，DC失調誤差處理起來比較簡單。其中，帶寬誤差是最難處理的，一般需要通過謹慎的設計和布局來消除。本文中，我們將重點關注增益和時序誤差校準，因為這是導致動態范圍減小的主要因素。 建議的校準方法 在實際中，ADC的Nyquist帶寬不會全部用掉，其中的一部分通常專門為抗混疊濾波器的滾降特性預留。這一空閑的頻帶可以被用于注入受約束的校準信號。校準信號使用正弦波，因為正弦波很容易生成純凈的頻譜，這樣有兩個主要的特性可以被應用： 1. 振幅可以保持的足夠小，以避免對動態范圍有任何影響，同時提供了很好的估算精度。試驗表明，-40 dBFS至-35 dBFS電平范圍適用于14位ADC。 2. 頻率限制在以下離散值上，以便降低數字信號處理算法的復雜度： 
其中，Fs是TI ADC采樣頻率，P和K是無符號整數，S=±1，具體取決于校準信號相對于Nyquist區邊沿的位置(參見圖1)。校準信號可以很容易的在片上通過使用小數N分頻PLL以ADC時鐘作為參考信號來產生。選擇足夠高的K值，校準信號的諧波會在有用帶寬之外混疊，這會降低濾波要求。在PLL輸出采用可編程衰減器能夠實現擺幅調整。
圖1：頻率規劃顯示了校準信號的位置。 如果x0和x1表示兩個子ADC的輸出，而校準信號是其輸入，可以使用公式1來表示它們，下面的表達式將這兩路信號連接起來(忽略了噪聲)：
這一線性濾波公式的系數h0和h1可以明確地對應于增益g和時序Δt誤差：
可以使用一階近似，而設計中的失配誤差比較小，將這一非線性方程組線性化并求逆。 估算算法包括以下三個步驟： 1. 提取出校準信號，使用LMS算法，從子ADC的輸出消除它，產生離散時間信號x0和x1。這一算法要求在校準頻率上應用數字余弦/正弦參考信號。使用容量為4K (實際中，K<64)的小規模查找表(LUT)來產生余弦信號。通過簡單的將余弦信號延時K來產生正弦信號。 2. 如圖2所示，使用LMS算法，從提取出的x0和x1信號中自適應估算出系數h0和h1。 3. 從公式3中得到的線性方程組中計算出增益和時序誤差。
圖2：通過2抽頭數字自適應濾波器進行增益和時序誤差背景估算。 得到估算結果后，增益和時序誤差被輸入到數字校準引擎中。使用簡單數字乘法器補償增益。采用修正的小數延時濾波器對時序誤差進行校準。通過多相和對稱方法來降低濾波器實現的復雜度。估算和校準引擎都都以子ADC的采樣速率運行，為進一步優化，估算模塊還可以采用降采樣的方案。 方法驗證 一路合成測試信號包括：中心是300 MHz的一路TM3.1、20 MHz LTE載波，以及一路253.44 MHz、-35 dBFS校準正弦波。對應于S=1、K=8、P=2K，可以使用圖3中的測試設置來產生這些信號。這一設置具有低噪聲和高線性度D/A轉換器以及DVGA，因此，其動態范圍非常高。我們采用了集成了高分辨率可調增益和時序誤差功能的商用14位 / 500Msps TIADC。通過FPGA采集ADC原始數據，使用Matlab軟件，由IDT校準算法處理這些數據。TI ADC的增益和時序誤差分別被設置為大約0.5 dB和5 ps，以仿真最差情況。
圖3：測試設置結構圖。 圖4顯示了校準前和校準后的數據功率譜。LTE載波鏡像在校準前是-80 dBFS，校準后，降低了大約30 dB，達到-110 dBFS。提取和抵消算法完全消除了校準信號及其鏡像。這一性能表現是在大約200 μs收斂時間內獲得的。
圖4：在校準之前(頂部)和校準后(底部)的功率譜，采用了300 MHz LTE載波。 校準信號保持不變，LTE載波中心頻率從50 MHz掃頻到400 MHz，以便評估頻率行為。如圖5所示，得到的鏡像抑制表明，在兩個第一Nyquist區內，動態范圍至少提高了30 dB。正如預期所示，如果帶寬誤差沒有得到校準時，頻率會受到限制，從而導致鏡像抑制能力下降。
圖5：鏡像抑制和LTE載波中心頻率對比，采用了固定校準信號。 結論 RF采樣A/D轉換器是下一代軟件無線電系統的關鍵組成。利用時間交織體系結構可以獲得非常高的采樣率和低功耗，代價是動態范圍劣化。從前文中可以看出，在使用帶寬之外注入受約束校準信號，使用不太復雜的算法校準增益和時序誤差，能夠顯著提高動態范圍。對14/500 Msps原型的測量表明，兩個第一Nyquist區的動態范圍大約提高了30 dB。只要增益/時序失配誤差模型保持有效，這一建議的方法可以用于速度更高的應用。 參考文獻 [1] Jiangfeng Wu et al., “A 5.4Gsps 12b 500mW Pipeline ADC in 28nm CMOS”, 2013 Symposium on VLSI Circuits Digest of Technical Papers. [2] Vogel, C.; Johansson, H., “Time-interleaved analog-to-digital converters: status and future directions,” ISCAS, May 2006. [3] Laakso, T.I.; Valimaki, V.; Karjalainen, M.; Laine, U.K., “Splitting the unit delay,” Signal Processing Magazine, IEEE , vol.13, no.1, pp.30,60, Jan 1996 [4] IDTDAC1653D數據資料： http://www.idt.com/document/dst/dac1653d-dac1658d-datasheet [5] IDTF1241數據資料：http://www.idt.com/document/dst/f1241-datasheet |
