|
混合信號(hào)處理器行情看俏。整合安謀國(guó)際(ARM)架構(gòu)32位元核心與高效能模擬元件及數(shù)字周邊的混合信號(hào)處理器，可針對(duì)不同目標(biāo)應(yīng)用需求，調(diào)整各項(xiàng)參數(shù)設(shè)定，以達(dá)到最佳的效能表現(xiàn)，并降低整體物料清單(BOM)成本，因而日益受到嵌入式系統(tǒng)開(kāi)發(fā)商青睞。 未來(lái)的嵌入式系統(tǒng)在設(shè)計(jì)上將面臨復(fù)雜的挑戰(zhàn)，因?yàn)榍度胧较到y(tǒng)對(duì)于性能、成本、功率、尺寸、新功能以及效率等方面的改善都具有嚴(yán)苛的要求。然而，有一種新興的設(shè)計(jì)選項(xiàng)能夠因應(yīng)這些復(fù)雜的難題--將模擬元件巧妙地整合到安謀國(guó)際(ARM)微控制器(MCU)核心當(dāng)中。這種方法與傳統(tǒng)模擬整合方案的差別，在于它能提供高水準(zhǔn)效能，以及可用來(lái)解決特定的系統(tǒng)級(jí)問(wèn)題。雖然每個(gè)市場(chǎng)對(duì)于須要改善的方面都有其自己的先后順序，但是同時(shí)滿足多項(xiàng)因素仍然是受到高度期待的，而且可以藉由數(shù)個(gè)分離式元件的整合來(lái)加以實(shí)現(xiàn)。依邏輯來(lái)說(shuō)，將零件加以結(jié)合可以達(dá)成許多前述的嵌入式系統(tǒng)目標(biāo)，但是單純的只是將數(shù)個(gè)分離式元件與一個(gè)處理器放入一個(gè)封裝當(dāng)中，此絕非最佳答案；解決方案遠(yuǎn)比這樣復(fù)雜多了，我們還須要智能型整合。 開(kāi)發(fā)混合信號(hào)處理器 須克服模擬/數(shù)字元件IP整合難題 放大器、模擬數(shù)字轉(zhuǎn)換器(ADC)、數(shù)字模擬轉(zhuǎn)換器(DAC)、電壓參考器、溫度傳感器、無(wú)線收發(fā)器等高性能模擬元件，與來(lái)自ARM的32位元處理器核心，加上適當(dāng)?shù)臄?shù)字周邊所形成的智能型整合，能夠達(dá)成分離式解決方案所無(wú)法實(shí)現(xiàn)的目標(biāo)。 為了開(kāi)發(fā)出最佳化的混合式信號(hào)控制處理器，晶片設(shè)計(jì)公司必須具備總體系統(tǒng)的廣泛知識(shí)、適當(dāng)?shù)墓柚R(shí)產(chǎn)權(quán)(IP)，以及這些IP相關(guān)的專業(yè)技術(shù)。無(wú)庸置疑地，為這些整合式元件設(shè)定特性的晶片設(shè)計(jì)者與系統(tǒng)工程師必須要對(duì)于終端應(yīng)用的需求具有相當(dāng)程度的了解。 這種領(lǐng)域知識(shí)相當(dāng)?shù)闹匾疫�包含了對(duì)于電路板等級(jí)需求--包含外型尺寸、溫度范圍、生產(chǎn)方面的注意事項(xiàng)、功率消耗、成本以及在信號(hào)鏈中搭配的元件等需求須扎實(shí)了解。圖1所示為經(jīng)常被使用于元件當(dāng)中進(jìn)行智能型整合的模擬與數(shù)字IP區(qū)塊。 
圖1 智能型整合系針對(duì)目標(biāo)應(yīng)用領(lǐng)域?qū)⒛M與數(shù)字IP加以結(jié)合與最佳化。 適當(dāng)IP的取得能夠?yàn)閷?shí)現(xiàn)系統(tǒng)層級(jí)的目標(biāo)提供一個(gè)強(qiáng)而有力的起點(diǎn)。這個(gè)起點(diǎn)必須要用來(lái)縮短混合信號(hào)控制處理器的開(kāi)發(fā)時(shí)程。逐漸的，IP本身的搜集/創(chuàng)造以及執(zhí)行，會(huì)越來(lái)越須要由半導(dǎo)體生產(chǎn)廠商去推動(dòng)。接著此項(xiàng)IP必須要加以修改，以便符合兩項(xiàng)特殊的需求，第一項(xiàng)是依據(jù)主要目標(biāo)應(yīng)用領(lǐng)域的需求將性能與運(yùn)作最佳化，進(jìn)而使得系統(tǒng)級(jí)的優(yōu)點(diǎn)最大化；其次是將IP最佳化成能夠非常輕易地與混合信號(hào)控制處理器中其他搭配的IP區(qū)塊協(xié)同工作。 最后，還須有企業(yè)層次的合作機(jī)會(huì)，將系統(tǒng)生產(chǎn)廠商與半導(dǎo)體制造廠商的專業(yè)技術(shù)與知識(shí)加以結(jié)合，才能夠產(chǎn)生出一個(gè)最佳化而且獨(dú)一無(wú)二的設(shè)計(jì)。 高效率/低耗能/小尺寸優(yōu)勢(shì)顯 混合信號(hào)控制處理器應(yīng)用層面廣 有許多的應(yīng)用領(lǐng)域能夠獲益于整合了高性能模擬與ARM微控制器核心的元件，其中包括了溫度感測(cè)、壓力感測(cè)、瓦斯偵測(cè)、太陽(yáng)能變頻器、馬達(dá)控制、醫(yī)療照護(hù)生命征象監(jiān)視、汽車監(jiān)測(cè)系統(tǒng)，以及瓦斯/水/電力計(jì)量表等。 本文將會(huì)專注在因?yàn)閷⒆罴鸦母咝阅苣M與ARM微控制器核心加以整合，進(jìn)而在成本、功率、尺寸與性能等方面獲得顯著利益的兩種應(yīng)用領(lǐng)域。其一為以提高效率、降低物料成本及支援智能型電網(wǎng)連結(jié)的智能整合為目標(biāo)的太陽(yáng)能光電(PV)系統(tǒng)逆變器；另一個(gè)則是針對(duì)環(huán)境效益與降低成本為目標(biāo)而改善效率的馬達(dá)控制。 值得注意的是，雖然這些經(jīng)過(guò)智能型整合的混合信號(hào)元件，都已經(jīng)針對(duì)特定終端應(yīng)用領(lǐng)域而予以最佳化，但是它們依然可以在許多具有與主要目標(biāo)應(yīng)用領(lǐng)域相類似功能需求的相似應(yīng)用領(lǐng)域中，良好的運(yùn)作。 [@B]．應(yīng)用實(shí)例一：太陽(yáng)能光電逆變器[@C] ．應(yīng)用實(shí)例一：太陽(yáng)能光電逆變器 雖然太陽(yáng)能PV電力生成系統(tǒng)在過(guò)去5年內(nèi)的年成長(zhǎng)率已經(jīng)超過(guò)了50%，但是它們?nèi)匀恢徽剂巳虬l(fā)電總量當(dāng)中非常少的百分比。即使在某些地區(qū)里的太陽(yáng)能PV發(fā)電已經(jīng)達(dá)到了與燃油發(fā)電的成本平價(jià)(Cost Parity)，但是大部分地區(qū)仍然尚未實(shí)現(xiàn)，而且通常這種平價(jià)是仰賴政府的補(bǔ)助達(dá)成的。 若想要在與傳統(tǒng)能源像是天然瓦斯、煤及石油的競(jìng)爭(zhēng)上占有優(yōu)勢(shì)，太陽(yáng)能PV發(fā)電的成本必須藉由效率的提升與物料成本的降低來(lái)加以實(shí)現(xiàn)。隨著面板的成本與效率朝著正確的方向發(fā)展，新的技術(shù)也會(huì)為太陽(yáng)能PV轉(zhuǎn)換器帶來(lái)進(jìn)步--在太陽(yáng)能面板所生成之電力與電網(wǎng)間的介面。這些新的技術(shù)包括有NPC3級(jí)/5級(jí)/多級(jí)、高頻率切換拓?fù)洹⒗靡蕴蓟?SiC)與氮化鎵(GaN)材料為基礎(chǔ)的快速功率電晶體。 圖2所示為一組兩級(jí)的太陽(yáng)能PV轉(zhuǎn)換器系統(tǒng)。來(lái)自于面板的電力(基本上為DC來(lái)源)被轉(zhuǎn)換成AC后就可以饋入電網(wǎng)當(dāng)中。第一級(jí)是直流對(duì)直流(DC-DC)的轉(zhuǎn)換，將電壓位準(zhǔn)提高使其與電網(wǎng)中的峰值電壓相容。第二級(jí)是直流對(duì)交流(DC-AC)的轉(zhuǎn)換。框起來(lái)的區(qū)域所代表的是做為控制之用的低電壓元件，當(dāng)其結(jié)合至單一混合信號(hào)控制處理器當(dāng)中時(shí)，會(huì)以系統(tǒng)層級(jí)提供其優(yōu)點(diǎn)。成本的節(jié)省是透過(guò)將多重元件整合至單一元件當(dāng)中，以及改善新的高速切換拓?fù)涞男蕘?lái)實(shí)現(xiàn)。獲得的結(jié)果就是更低價(jià)的每仟瓦(kW)安裝成本。假如使用更小的電感器，那么新拓?fù)溥�能夠更進(jìn)一步地節(jié)省總體物料成本，并且縮小逆變器的尺寸。
圖2 兩級(jí)太陽(yáng)能PV轉(zhuǎn)換器系統(tǒng)的方塊圖，框起來(lái)的區(qū)域代表鎖定智能型整合的區(qū)塊。 高速連續(xù)近似暫存器(SAR)ADC非常適用于這種應(yīng)用領(lǐng)域，因?yàn)樗鼈兡軌蛱峁┻m當(dāng)?shù)木_度位準(zhǔn)(13ENOB)、快速的轉(zhuǎn)換速度以便支援更高的頻率控制回路，以及支援多重輸入通道與低延遲(<1微秒(μs))的多工傳輸能力。這個(gè)系統(tǒng)具有兩組ADC做為對(duì)GRID上電流與電壓的同步取樣；此外也需要大量進(jìn)入ADC的輸入通道，以便監(jiān)測(cè)系統(tǒng)中的多點(diǎn)--在部分應(yīng)用中會(huì)出現(xiàn)高達(dá)二十四個(gè)模擬通道。以緩沖方式進(jìn)行的特殊多工傳輸被設(shè)計(jì)出來(lái)并且與ADC連結(jié)，藉以支援此項(xiàng)需求。 為了支援多級(jí)轉(zhuǎn)換與高速控制回路，必須要選擇具有正確架構(gòu)性能與高速運(yùn)作能力的處理器。在這個(gè)案例當(dāng)中，專為在溫度范圍內(nèi)超過(guò)200MHz運(yùn)作所設(shè)計(jì)的ARM Cortex-M4核心將能夠符合所需。 圖2中所示的SINC濾波器被用來(lái)與隔離ADC連結(jié)。這使得電網(wǎng)上的AC電流與DC電流注入能夠加以量測(cè)，目的是為了避免變壓器的飽和。傳統(tǒng)的方法是采用一組霍爾效應(yīng)(Hall Effect)電流傳感器，但是相較于隔離ADC而言是很昂貴的。這是假定SINC濾波器被整合至混合信號(hào)控制處理器當(dāng)中，以避免在物料清單中額外出現(xiàn)可編程邏輯晶片。隔離ADC-SINC濾波器的結(jié)合也能夠提供額外的優(yōu)點(diǎn)，藉以改善在霍爾效應(yīng)傳感器上的線性度，這將可以使諧波失真降低。 隨著電網(wǎng)變得越來(lái)越聰明，太陽(yáng)能PV逆變器將須要有更多的智慧來(lái)協(xié)助處理電網(wǎng)的失調(diào)。有時(shí)候會(huì)發(fā)生獲得多處來(lái)源的過(guò)多電力，因而超出需求的情況。為了這個(gè)原因，PV系統(tǒng)必須要有一項(xiàng)機(jī)制能夠?qū)Ｗ⒃陔娋W(wǎng)的整合上，每個(gè)對(duì)于電網(wǎng)的貢獻(xiàn)者都必須合作以便穩(wěn)定供電。 電網(wǎng)整合須對(duì)送入電網(wǎng)的能源品質(zhì)有更好的量測(cè)、控制與分析。諧波分析引擎是為了監(jiān)測(cè)注入電網(wǎng)的電力品質(zhì)而特別設(shè)計(jì)的，其有助于因應(yīng)這項(xiàng)需求。以許多的變數(shù)包括了諧波失真、電力、電壓有效值(RMS Voltage)、電流有效值、無(wú)功伏安(VAR)、伏安(VA)，以及功率因數(shù)等進(jìn)行計(jì)算，電力的品質(zhì)也就能夠加以監(jiān)測(cè)。一個(gè)專門用來(lái)執(zhí)行這些計(jì)算的引擎能夠提供非常高的精確度，并且讓ARM Cortex-M4核心不須要擔(dān)負(fù)運(yùn)行這項(xiàng)任務(wù)的責(zé)任。 太陽(yáng)能逆變器使用針對(duì)此項(xiàng)終端應(yīng)用領(lǐng)域而謹(jǐn)慎設(shè)計(jì)的混合信號(hào)控制處理器，因而能夠顯著地獲得系統(tǒng)層級(jí)的優(yōu)點(diǎn)。對(duì)于市場(chǎng)趨勢(shì)的了解以及扎實(shí)的系統(tǒng)知識(shí)，能夠產(chǎn)生出以低晶片數(shù)量支援次世代拓?fù)涞闹悄苄驼暇彝瑫r(shí)也加入了支援連結(jié)智能型電網(wǎng)的特點(diǎn)。 ．應(yīng)用實(shí)例二：節(jié)能馬達(dá)控制 除了以環(huán)境問(wèn)題考量能源是如何產(chǎn)生之外，同時(shí)也應(yīng)該思考如何有效率的使用能源。假設(shè)馬達(dá)占了全世界用電的40%，那么隨之而起的問(wèn)題就是這些系統(tǒng)要如何更節(jié)能。答案就是讓它們更具有效率，如此就會(huì)使用較少的能源。廣泛使用更具效能的馬達(dá)，能夠節(jié)省龐大數(shù)量的能源：節(jié)省數(shù)千億仟瓦小時(shí)(kWh)的電力以及每年減少數(shù)百萬(wàn)噸排放至大氣中的二氧化碳。較具效率的馬達(dá)所帶來(lái)的影響是顯而易見(jiàn)的。 更具效率馬達(dá)的使用有兩項(xiàng)特定的關(guān)鍵性誘因。第一項(xiàng)推動(dòng)力就是基于對(duì)環(huán)境考量而做的政府立法。歐盟對(duì)于更具效率馬達(dá)系統(tǒng)的使用，有提出適當(dāng)?shù)囊?guī)范，而且未來(lái)還會(huì)有更多。另一項(xiàng)關(guān)鍵的推動(dòng)力則是終身成本的優(yōu)點(diǎn)。馬達(dá)控制系統(tǒng)的成本大約有15%是物料，85%是使用于作業(yè)上的能源。因此具有更高效率馬達(dá)系統(tǒng)，在產(chǎn)品壽命成本的降低上有相當(dāng)大的潛力。 更高的效率可以透過(guò)特殊的馬達(dá)設(shè)計(jì)、馬達(dá)類型的挑選，替沒(méi)有這類型控制的系統(tǒng)增加可調(diào)速驅(qū)動(dòng)器(ASD)，以及利用演算法使效率最佳化來(lái)加以實(shí)現(xiàn)。就特殊的馬達(dá)設(shè)計(jì)與挑選特殊的馬達(dá)類型來(lái)說(shuō)，永磁馬達(dá)已經(jīng)成為注目焦點(diǎn)，而使用率也在上升中。永磁馬達(dá)的效率可以高達(dá)96%，遠(yuǎn)超過(guò)歐洲的優(yōu)質(zhì)效率標(biāo)準(zhǔn)(IE3)。 經(jīng)過(guò)智能型整合的混合信號(hào)控制處理器，可進(jìn)一步優(yōu)化調(diào)速驅(qū)動(dòng)馬達(dá)與控制演算法的操作。將以ARM為基礎(chǔ)的中央處理器(CPU)次系統(tǒng)、脈沖寬度調(diào)變(PWM)、ADC及多工傳輸，透過(guò)具有成本效益的方式整合，能夠?yàn)檎{(diào)速馬達(dá)帶來(lái)系統(tǒng)級(jí)物料成本的降低。 控制演算法能夠透過(guò)使用具有快速轉(zhuǎn)換時(shí)間的高精確ADC來(lái)加以改善，這將會(huì)為整個(gè)馬達(dá)系統(tǒng)帶來(lái)有效率的增益。具有超過(guò)12位元精確度的ADC，可以改善用以控制相位電流的精密度，但是取樣轉(zhuǎn)換延遲無(wú)法針對(duì)更高的精確度加以權(quán)衡。這將會(huì)消去ADC為了改善訊噪比(SNR)而進(jìn)行平均或是超取樣的選項(xiàng)。變數(shù)必須要以終端機(jī)器正在移動(dòng)的速率(例如：拾起與放置機(jī)器)進(jìn)行量測(cè)。以快速ARM微控制器核心補(bǔ)足的快速轉(zhuǎn)換時(shí)間，讓控制回路能夠更快速的運(yùn)作，進(jìn)而獲得更好的響應(yīng)與穩(wěn)定時(shí)間。其次這將可以提高生產(chǎn)產(chǎn)品線系統(tǒng)的總處理能力與效率，進(jìn)而降低生產(chǎn)成本。 就如同相對(duì)于太陽(yáng)能PV應(yīng)用領(lǐng)域一樣，SAR ADC對(duì)于馬達(dá)控制來(lái)說(shuō)也是個(gè)良好的選擇。在馬達(dá)控制的情況下，高性能SAR ADC可以不須要為了符合需求而選擇平均或是超取樣即可進(jìn)行設(shè)計(jì)。 圖3中的不同IP區(qū)塊是經(jīng)過(guò)非常謹(jǐn)慎的設(shè)計(jì)，使它們可以非常良好的協(xié)同運(yùn)作。所需要的結(jié)果是一個(gè)非常靈敏的儀器次系統(tǒng)，能夠搜集多重、精密排程的取樣，并且有效率的將它們傳送到ARM的主要記憶體當(dāng)中。對(duì)于馬達(dá)控制器而言，相繞組電流與其他的量測(cè)都能夠在PWM周期中經(jīng)過(guò)精密設(shè)定的點(diǎn)上進(jìn)行同步取樣。接著經(jīng)過(guò)取樣的資料就可以有效率的被移動(dòng)(沒(méi)有間接消耗)到微控制器的記憶體當(dāng)中進(jìn)行處理。在混合信號(hào)控制處理器當(dāng)中的五個(gè)不同區(qū)塊必須要協(xié)同運(yùn)作，以便執(zhí)行這項(xiàng)任務(wù)。
圖3 馬達(dá)控制系統(tǒng)方塊圖 以PWM脈沖開(kāi)始的周期會(huì)被傳送至觸發(fā)路由單元(TRU)，此單元具有連結(jié)主要觸發(fā)器與從屬觸發(fā)器的職責(zé)。在這個(gè)情況當(dāng)中，PWM是主要觸發(fā)器，而ADC控制器(ADCC)計(jì)時(shí)器則是從屬觸發(fā)器。ADCC必須要能夠管理大量的事件與使用計(jì)時(shí)器(TMR0/TMR1)，以便追蹤從PWM觸發(fā)器到起始一個(gè)特殊ADC事件需要多長(zhǎng)的時(shí)間。利用計(jì)時(shí)器與一項(xiàng)特殊事件相匹配，對(duì)ADC輸入多工傳輸(M0 & M1)與通道進(jìn)行挑選。接著轉(zhuǎn)換器起始信號(hào)會(huì)被傳送至ADC。取樣資料會(huì)被從ADC移動(dòng)至ADCC，然后再?gòu)腁DCC經(jīng)由DMA移動(dòng)到微控制器靜態(tài)隨機(jī)存取記憶體(SRAM)。圖4所展示的是PWM脈沖、PWM同步、以及由ADCC所控制的ADC事件之間的相對(duì)時(shí)序。
圖4 使用ADC五項(xiàng)不同馬達(dá)控制變數(shù)進(jìn)行取樣的時(shí)序 適合PWM、TRU、多工傳輸、緩沖、SAR ADC、以及DMA的良好基本IP已經(jīng)可以取得，并做為專用于馬達(dá)控制的混合信號(hào)控制處理器設(shè)計(jì)之用。然而，為了達(dá)成在PWM期間內(nèi)ADC取樣的精密時(shí)序所需的協(xié)調(diào)位準(zhǔn)，將這些區(qū)塊加以特定的設(shè)計(jì)修改是有其必要的。之所以需要ADCC區(qū)塊是因?yàn)槠渌腎P區(qū)塊要被整合至單晶片當(dāng)中，而且須加以協(xié)調(diào)。ADCC是專為此一需求并可完整運(yùn)用兩組ADC引擎(具有380奈秒(ns)快速轉(zhuǎn)換器時(shí)間)的高速度所設(shè)計(jì)。 先進(jìn)的基礎(chǔ)技術(shù)只是起始點(diǎn)而已--晶片設(shè)計(jì)者必須具有對(duì)客戶系統(tǒng)的廣泛知識(shí)，以及在設(shè)計(jì)、應(yīng)用，與精密模擬和數(shù)字元件的最佳化方面有深入的專業(yè)技術(shù)。 此外，晶片廠商必須愿意并且能夠直接地與系統(tǒng)生產(chǎn)廠商互動(dòng)與合作，以開(kāi)發(fā)出新的產(chǎn)品。最為適合的元件被挑選出來(lái)之后，就會(huì)針對(duì)目標(biāo)終端應(yīng)用領(lǐng)域進(jìn)行最佳化，而IP區(qū)塊則會(huì)被加以修改，使其能夠良好的協(xié)同運(yùn)作，接著只有經(jīng)過(guò)最佳化的元件能夠加以整合。 來(lái)源：新電子 |
