|
1 引言 軟件無線電是基于一種通用的硬件平臺，通過加載不同的軟件實現不同的無線通信功能，它是一種全新的開放式結構體系，其核心設計思想是在盡可能靠近天線的地方使用寬帶A/D轉換器，在射頻段將信號數字化，在DSP中用軟件實現所有功能，受硬件發展水平的限制，目前存在二大瓶頸：一是A/D轉換器的速率和性能，二是DSP的處理速度。A/D轉換器在系統中所處的位置是很關鍵的，因為它直接反映軟件化的程度，對理想的軟件無線電而言，A/D轉換器的動態范圍必須為100dB－120dB，最大信號輸入頻率在1GHz－5GHz之間，目前器件發展水平很難實現這些技術指標，即使實現了這些指標，如此大的數據量也是后面的DSP無法承擔的，所以折衷的方案就是進行中頻采樣。 2 選擇依據 A/D轉換器的選擇既要考慮A/D轉換器的性能又要考慮能滿足系統所要求的動態范圍和性能指標。評價A/D轉換器的性能指標主要有A/D轉換位數、無寄生動態為（（SFDR）、信噪比（SNR）、轉換速率、量化靈敏度等。一般來說A/D轉換器的轉換位數越多越好，轉換位數越多，其動態范圍就越高。由于本設計硬件平臺中選用的HSP50214型可編程下變頻器輸入是14位，因此選用14位的A/D轉換器。在目前的無線電中頻方案里，一般都采用欠采樣技術，采樣頻率一般為幾十赫茲至上百赫茲，若對中頻為70MHz、帶寬為2MHz的信號（AM或FM）采用40MHz采樣，由A/D轉換器的理論SNR公式可知： SNR＝6.02B＋1.76＋10Log10（fs/2fmax）dB ＝6.02×14＋1.76＋10log10（40×106/2×71×106）dB ≈81dB 式中，B為A/D轉換器位數，fs為采樣速率，fmax為輸入信號的最高頻率。在實際測試中，A/D轉換器的最后2位會不停變化，其有效位（ENOB）為12位，代入上式后可得SNR為69dB。所以AD6644和AD6645都能滿足要求，由于AD6645的孔徑抖動小于0.2ps，AD6645的孔徑抖動小于0.3ps，所以在中頻接收系統中用AD6645效果會更好一些。目前市場上的高速采樣器件種類繁多，表1列出一些主流A/D轉換器的主要技術參數。 
3 主要特點 AD6645是帶寬A/D轉換器系列中繼AD9042（12位41MS/s）和AD6640（12位65MS/s）、AD6644（14位，40MS/s，65MS/s）后的第四代產品，其主要特點如下： 保持采樣率可達80MS/s； 工作帶寬達270MHz； 多音無寄生動態范圍（SFDR）為100dB； 對200MHz信號采樣時采樣抖動時間為0.1ps； 數字輸出可以在3.3V下工作，便于與數字ASIC接口； 功耗為1.5W。 4 工作原理 如圖1所示，AD6645采用3級子區式轉換結構，這種設計的好處是保證了轉換的精度和速度又實現了較小的功耗和封裝尺寸，AD6645有2個互補的模擬輸入端AIN和AIN反，2路輸入經過緩沖后先進入第一個保持器TH1，ENCODE脈沖為高時TH1處于保持狀態，TH1的保持值作為5位A/D轉換器ADC1的輸入，其輸出驅動1個5位D/A轉換器DAC1。經過延遲后的模擬信號減DAC1的輸出后在TH3的輸入端產生第一個剩余信號，保持器TH2補償由ADC1造成的延遲。
在由1個5位ADC2、5位DAC2和1個TH4組成的第二轉換階段中，TH4保持的第一個剩余信號減去DAC2的量化輸出產生第二個剩余信號作為TH5的輸入，TH5驅動最后一個6位A/D轉換器ADC3，將ADC1、ADC2和ADC3的輸出相加并經數字誤差校正邏輯修正后將得到并行輸出的14位二進制補碼數據。 5 實際應用 5.1 時鐘輸入電路 為了保證14位的精度，對AD6645的采樣時鐘質量要求較高且要具有低相位噪聲。為了獲得最佳性能，AD6645的時鐘必須采用差分輸入，時鐘信號可通過1個變壓器或電容器交流耦合到ENCODE和ENCODE反腳，這2個引腳在片內被偏置，無需外加偏置電路，為了提高時鐘信號的差分輸入質量，本設計采用了Motorola公司的MC100LVE16型低壓差分接收器，它的抗抖動性能非常好，整個連接電路如圖2所示，差分輸出端Q和Q反的電壓較小，和后面的AD6645輸入電壓不匹配，因此分別加上偏置電壓。
5.2 模擬輸入電路 作為新型的高速、大動態范圍A/D轉換器，AD6645的模擬信號輸入也應為差分形式，因為在模擬信號階段差分輸入對偶次諧波有很高的共模抑制比，可以提高電路的性能，采用差分輸入在制作PCB時也有很大的好處：其一是對電源和地引入的噪聲有很高的共模抑制比；其二是對由本振反饋引入的共模信號也有很強的抑制作用。 AD6645的模擬輸入電壓被偏置到2.4V，在電路內部每個模擬輸出通過1只500Ω電阻器連接到2.4V偏置電壓和差分緩沖器，因此驅動AD6645的模擬信號必須通過交流耦合送進輸入端，實際使用時可以采用如圖3所示的4：1阻抗變換器來實現。
5.3 信號輸出 AD6645的數字輸出有固定的輸出擺動率（1V/ns），制作PCB時，1個CMOS門加上布線會產生大約10bF的電容，因此每有1位轉換輸出就會有10mA的動態電流出入器件，滿量程輸出即14位輸出時就會有140A的電流，所以在每條輸出數據線上要串聯100Ω的電阻器以限制這些電流流入接收器件，在軟件無線電的中頻采樣方案中，采用在AD6645后接1個HSP50214B型下變頻器來進行降頻、抽取、濾波等一系列處理，二者之間加1個74LCX574型鎖存器。數據準備輸出信號DRY作為74LCX574的時鐘輸入，并經反相器后作為HSP50214B型數字下變頻器的前端時鐘CLKIN輸入。 5.4 注意事項 AD6645對時鐘電路要求比較苛刻，該電路接收到的任何噪聲都會造成數字化性能的惡化和總體性能的降低，因此一定要將其與數字輸出和模擬輸入隔離開來，除了布線應盡量短外，整個采樣電路下面要大面積覆銅接地以降低干擾，模擬部分和數字部分的供電電源AVcc（5V）和DVcc（3.3V）要盡量分開，在電源濾波中使用高頻特性好的陶瓷電容器來抑制噪聲，數字地和模擬地應該分開并通過高頻磁珠單點接地。在實際調試時，時鐘信號不理想，可用門電路進行整形，DRY信號較小，也可用NC7SZ32型門電路進行整形驅動。 6 結束語 作為未來通信的發展方向，軟件無線電以其靈活性和通用性引起了全世界的關注，而A/D轉換和D/A轉換部分在軟件無線電中起著關鍵的作用，因此器件的選取及外圍電路的設計顯得非常重要，尤其是在抗干擾方面要更加注意。AD6645以其優越的性能成為目前軟件無線電接收機中A/D轉換器的理想選擇。 |
