|
1 引言 循環冗余校驗碼，簡稱CRC碼，是常用的檢測錯誤碼，它在數據通信中得到了非常廣泛的應用。不同CRC碼的生成多項式各不相同，CRC碼的比特數也不同，且在有的通信協議中要求將余數寄存器先初始化為全0，另外的則須初始化為全1。因此，在程序設計時必須充分利用CRC碼的共性及所用DSP的指令特點。 2 用TMS320C5000實現不同CRC計算的設計思想 CRC碼的計算及校驗都用到模2的多項式除法，而多項式除法可以采用帶反饋的移位寄存器來實現，因此，用DSP來實現CRC計算的關鍵是通過DSP來模擬一個移位寄存器（也就是模擬手寫多項式除法）。考慮到TMS320C5000系列DSP的累加器A和B均為40位，因此，可以用一個40位累加器A作為移位寄存器，若CRC碼不夠40位（設為k位），則僅用到A的最高k位，無用位用0填充。在編碼中涉及到碼的移位和異或操作，這可以通過C5000的SAFA（算術移位）和XOR（異或）兩條指令來實現。C5000還提供了特殊指令bitt和xc，前者利用寄存器T，取出一個16位數據中的第（15－T）位，并送入TC（TC是特殊寄存器中的一位）；后者是條件執行語句，它先判斷所列條件是否滿足，再決定是否執行其后的2條單周期指令或1條雙周期指令。 步驟如下： (1)先將CRC移位寄存器（即余數寄存器）A的每一位有效位均初始化為全0或全1(與協議有關)，而無用位清0； (2)將CRC移位寄存器中的值左移一位,判斷移出的第一位與輸入序列的最高位異或之后是否為1； (3)若是1，則將A與生成多項式進行異或再跳到步驟2處理下一位，否則，直接跳到步驟2繼續處理下一位。在手寫多項式除法的過程中我們可以發現，生成多項式即除式一共為k＋1位，而余數寄存器A里僅有k位有效位，這可視為余數寄存器的k＋1位永遠為0，因此在實際異或運算時，生成多項式的最高位即k＋1位不必參與運算。流程圖如圖1所示。 重復(2)、(3)兩步，直到輸入信息位全部處理完為止，則A的最高k位為進行多項式除后所得的余數，若余數寄存器先初始化為全0，則此時A的最高k位就是CRC校驗碼，若余數寄存器先初始化為全1，則須將A取反后最高k位才是CRC碼。 3 程序設計思路及設計實例 為了實現上述設計思想，可在程序中用指針AR2指向輸入信息（一個字表示16比特），用AR3指向輸入信息字的某一位，用AR4表示夠一個字的個數（單位為字），AR5表示不夠一個字的比特數，即，若參加計算的信息比特數為161，則AR4＝10，AR5＝1。 
4 結束語 通過反復測試，證明了上述40位以內的CRC碼計算及校驗的設計思想正確，能正確實現CRC－3、CRC－12、CRC－16、CRC－24、CRC－32等任意40位以內的CRC計算及校驗。所附程序具有應用簡單、指令精簡、運算速度快等優點。該設計思路也可以很方便地在其它DSP或單片機及PC機中實現。 |
