|
新思科技公司（Synopsys）宣布其Verification Compiler驗證編譯器解決方案開始供貨，該款新產品代表了業內為系統級芯片（SoC）驗證技術和驗證路線圖描繪的一幅誘人前景。Verification Compiler是一種將新一代驗證技術集成到一起的完整產品組合，其中包括先進調試、靜態和形式驗證、仿真、驗證IP以及覆蓋率收斂。將這些技術集成到一起實現了性能的5倍提升，同時調試效率也得到了大幅度的提高，使SoC設計和驗證團隊用同一個產品就能創建一種具有完整功能的驗證流程。通過把新一代技術、集成化流程和獨特的并發驗證許可模型結合在一起，使Verification Compiler能夠將整體產能提高3倍 —— 直接解決日益突出的SoC上市時間挑戰。 “驗證復雜度正以快于摩爾定律的速度不斷增長，”NVIDIA公司負責GPU工程高級副總裁Jonah Alben表示：“為了應對這一點，業界需要諸如靜態和形式驗證等新一代的驗證技術，同時還需要更好的集成化流程，這種流程可降低投資在不同驗證方法上的成本。Synopsys的Verification Compiler提供了一幅美好的前景，其潛在發展可滿足這些需求，同時將驗證生產力提升到了一個新的水平，并將繼續推動支持產業創新的開放接口。” “Verification Compiler為驗證描繪了全新的前景，”Cavium公司負責工程的企業副總裁Anil Jain說到：“我們正面臨驗證領域內的一個轉折點，我們相信必然到來的修正措施不僅源于新的技術和大量的集成，而且也源于可以提供一個SoC驗證流程所需要的所有技術的一種創新訪問模式。通過Verification Compiler，Synopsys正在提供一種使這種遠景變為現實的產品�！� “Altera的SoC是一些在行業中集成度最高的異構計算平臺，它們將多核ARM處理器系統、浮點DSP模塊、高帶寬I/O和高性能的可編程邏輯結合在一個晶片上，”Altera公司負責IC工程的副總裁Ty Garibay表示道：“由于我們將SoC遷移到了集成在英特爾14納米三柵極3D晶體管工藝上的第三代64位架構，我們使用的設計和驗證工具必須實現無縫的操作運行和溝通，使我們能夠利用通過統一的編譯器和調試流程在RTL、UVM和嵌入式軟件域內進行仿真和調試。Verification Compiler的推出是一項重大進展，將支持我們的設計團隊去顯著提高產能。” SoC驗證所需要的先進技術 隨著移動通信和物聯網推動著電子技術向前不斷發展，先進SoC的開發在驗證的復雜性、新的功率效率要求、不斷增加的軟件容量以及嚴苛的上市時間等方面面臨壓力呈指數般增長。要實現這些復雜SoC的驗證收斂就需要結合多種技術，包括先進的調試、靜態和形式驗證、低功耗驗證、驗證IP以及覆蓋率收斂。 為了在驗證領域中應對這一具有挑戰性的局面，Verification Compiler提供了一整套新一代技術，包括形式驗證、SoC的連通性檢查、全SoC級時鐘域交叉（CDC）檢查、X-傳遞仿真、集成的低功耗仿真和先進的驗證規劃和管理等。Verification Compiler還包括一整套Synopsys的新一代驗證IP，其中包括相應的測試套件，全部被集成在其中以用于先進的調試和高性能仿真。通過將這些技術集成到同一個產品之中，Verification Compiler使SoC設計和驗證團隊能夠更好地解決SoC驗證所面臨的不斷增長的技術和進度挑戰。 新一代靜態和形式驗證 Verification Compiler用新一代靜態和形式驗證技術解決了驗證復雜SoC時巨大的容量挑戰，與其他任何現有解決方案相比，其性能和容量都提升了3倍到5倍。這項新技術包括形式屬性檢查、低功耗靜態檢查、CDC檢查、SoC連接檢查、先進的lint和序列化等效性檢查。Verification Compiler的靜態和形式驗證功能與Synopsys Design Compiler和IC Compiler使用模型和流程完全兼容。 更高的調試效率 Verification Compiler的調試功能使用了Synopsys作為行業事實標準的調試平臺Verdi3技術。Verification Compiler采用了所有Verdi3的最新調試技術，包括許多創新的調試功能，使調試效率得到大幅度提升。這些新功能包括交互式測試平臺（UVM-aware）調試、事務級調試、硬件/軟件調試、功率感知調試和協議感知調試，這些功能都建立在統一的、一致的并且易于使用的環境之上。Verification Compiler通過將這些先進的調試功能與仿真、VIP、形式驗證以及覆蓋率緊密地集成在一起，進一步大幅度地提升了調試效率。 Synopsys Verdi3調試平臺將繼續作為獨立的產品供貨。Verdi3是一個開放的平臺，能夠通過快速信號數據庫（FSDB）以及Verdi互操作性的應用（VIA）與其它驗證流程集成。Verdi3將繼續全力支持市場上重要的仿真、硬件加速和形式驗證產品。 并發式驗證 當今的SoC驗證流程需要跨越不同地域的多個團隊同時使用各種驗證技術。而且，流程上不同位置所要求的技術關注重點也不相同。這類訪問瓶頸問題極大地影響了驗證效率、成本以及上市時間。為了解決這些瓶頸問題，每個Verification Compiler許可包括三個獨立的并發按鍵：一個按鍵用于所有的靜態和形式技術；一個按鍵用于與仿真相關的技術（包括所有VIP）；一個按鍵用于所有的調試技術。這三個按鍵可以被同一個用戶同時并列使用，以提高個人的產能，或者它們可以被同一家公司的不同成員獨立使用。這種靈活性使設計團隊能夠同時執行多個驗證功能，顯著地提高了驗證產能。 “多年來，我們一直與許多客戶在其最復雜的驗證挑戰方面密切合作，”Synopsys公司高級副總裁兼驗證業務部總經理Manoj Gandhi表示：“在過去的幾年中，我們已經建立了一個包括各種領先驗證軟件技術的強大的產品組合。Verification Compiler通過將這些技術集成到同一個產品中，而把他們推向一個新的高度，從而具有了無可比擬的性能、功能以及產能，并且為將來的更大發展奠定了基礎�！� 供貨 Verification Compiler現已提供給有限的一些客戶，并將于2014年12月全面上市。 |
