|
新版軟件包括在編譯時間上的進步，增強了高級設計流程，提高了效能 Altera公司 今天宣布發布Quartus II軟件13.1版，通過大幅度優化算法以及增強并行處理，與前一版本相比，編譯時間平均縮短了30%，最大達到70%，進一步擴展了在軟件效能方面的業界領先優勢。軟件還包括最新的快速重新編譯特性，適用于客戶對Altera Stratix V FPGA設計進行少量源代碼改動的情形。采用快速重新編譯特性，客戶可以重新使用以前的編譯結果，從而保持性能，不需要前端設計劃分，進一步將編譯時間縮短了50%。 軟件和IP產品市場主任Alex Grbic評論說：“我們的Quartus II軟件一直能夠隨每一代FPGA產品一起發展，這是源于我們一開始便設計好的優異成熟的軟件體系結構。采用Quartus II最新版軟件的新功能以及增強特性，我們高端FPGA的編譯時間比競爭產品快2倍，性能提高了20%。” 這一最新版還增強了高級設計工具，擴展了Quartus II軟件的領先優勢，因此，客戶提高了效能，受益于Altera器件前沿的功能。Quartus II軟件13.1版增強了其Qsys系統集成工具、DSP Builder基于模型的設計環境，以及面向OpenCL的Altera SDK。 • Altera Qsys系統集成工具自動連接知識產權(IP)功能和子系統，從而顯著節省了時間，減輕了FPGA設計工作量。使用Qsys，設計人員能夠無縫集成多種業界標準接口，包括，Avalon、ARM AMBA AXI、APB和AHB接口，加速了系統開發。在Quartus II軟件v13.1中，Qsys增強了系統可視化能力，支持同時查看Qsys系統的多個視圖，進一步提高了效能。這樣，通過在新外設中增加或者連接組件，更容易修改您的系統。 • 面向OpenCL的Altera SDK現在全面投產，是業界唯一通過一致性測試的FPGA OpenCL解決方案，符合Khronos集團定義的OpenCL規范。它提供了軟件友好的編程環境，在Altera優選電路板合作伙伴計劃電路板上使用FPGA，或者使用Altera Cyclone V SoC開發板時，支持在Altera SoC上設計高性能系統。 • Altera DSP Builder設計工具支持系統開發人員在其數字信號處理(DSP)設計中高效的實現高性能定點和浮點算法。為工程師在設計過程中提供更多的選擇，更加靈活的設計，Altera DSP Builder高級模塊庫現在可以集成到MathWorks HDL Coder中。對快速傅里葉變換(FFT)處理的改進包括運行時長度可變FFT，以及10GHz極高數據速率的超采樣FFT，以優異的性能和多種靈活的選擇來實現這些通用DSP功能。 Quartus II軟件13.1版包括Altera同類最佳的IP，延時降低了70%，資源利用率提高了50%以上，同時保持了客戶的性能不變，也保持了最常用和性能最高的IP的吞吐量。這些IP內核包括10G、40G和100G以太網，以及25G至150G Interlaken。 關于Quartus II軟件v13.1特性的詳細信息，請訪問Altera的Quartus II軟件新增功能網頁。 價格和供貨信息 現在可以下載訂購版和免費網絡版的Quartus II軟件v13.1。Altera的軟件訂購程序將軟件產品和維持費用合并在一個年度訂購支付中，簡化了獲取Altera設計軟件的過程。Quartus II軟件訂戶可以收到ModelSim-Altera入門版軟件，以及IP基本套裝的全部許可，它包括Altera最流行的IP (DSP和存儲器)內核。一個節點鎖定的PC許可年度軟件訂購價格為2,995美元，可以通過Altera的eStore購買。 對于一個節點鎖定的PC許可，面向OpenCL的SDK年度軟件訂購的價格是995美元。關于OpenCL的Altera優選電路板合作伙伴計劃及其合作伙伴的其他信息，或者希望了解所支持的所有電路板的詳細信息，并進行購買，請訪問Altera網站的OpenCL部分。 |
