|
作者： Hardik Gandhi, Radio IP Development Manager, Debbie Greenstreet, Strategic Marketing Director, Joe Quintal, Senior Applications Engineer, Texas Instruments 小型蜂窩基站已成為無線數據泛濫的救世主，能夠幫助大幅提升3G及4G無線異構網絡的容量，這已不是什么秘密了。雖然讓這些異構網絡發揮功能的行業標準和算法已經基本出爐，但在將小型蜂窩基站解決方案投入實際應用之前，還需要消除功耗、性能以及成本阻礙�；局圃焐虄A向于重點關注小型蜂窩基帶片上系統(SoC)的性能特點�；鶐oC軟硬件確實能對小型蜂窩解決方案性能產生重大影響，但設計的數字無線電前端部分也同樣可能有明顯影響，這往往被忽視。本白皮書以小型蜂窩基站的數字前端部分為重點，深入探討在實現小型蜂窩所需性能與功耗目標時發揮重要作用的設計要素。 數字前端技術概覽 蜂窩基站無線電的空中接口需要必要的數字、模擬以及RF信號處理組件，來準備供發送的調制采樣，或從天線接收信號提取調制數據。 除了為模數轉換器和數模轉換器提供接口(LVDS/LVCMOS或JESD204A/B串行解串器)外，數字前端模塊還可執行各種重要功能，其可大致分為兩類： 1. 通道化與再采樣功能——對任何類型的基站(微型蜂窩或宏蜂窩)、時分雙工(TDD)或頻分雙工(FDD)、3G或4G而言，這些都是需要執行的必要信號處理功能 * 載波濾波符合頻譜發射掩模及頻譜泄漏要求，含根升余弦濾波(RRC)和/或線性通道均衡。 * 調諧與通道聚合/分配 — 為多載波和/或多標準基站的基礎。 * 增益、相位、延遲調節與功率測量功能 2. 功率放大器(PA)線性化與RF減損校正功能——這些是真正意義上的可選項，但往往又因系統效率及成本要求而成為必需。每個模擬／RF組件在其最佳工作點上(最佳效率、最佳動態范圍、最佳噪聲指標)都存在某些減損(群延遲、非線性失真、增益／相位失衡)，這些減損可通過數字預／后處理進行校正。適用于減損校正的一些主要算法包括： * 振幅因數降低 — 用于限制信號峰值與平均功率之比，降低PA峰值功率與線性要求，進而降低系統成本 * 數字預失真 – 用于改善系統線性度，提升PA工作效率，從而可降低系統成本(CAPEX) 與運行開銷(OPEX) * I/Q失真與DC失調/LO-泄漏校正 — 是實現零IF系統架構的要件，可幫助降低系統成本，提高靈活性。 集成在新一代TI KeyStone II SoC中的業界一流DFE功能 對于優化型雙模式、雙頻帶小型蜂窩解決方案(TCI6630K2L)等基于KeySTone II架構的新一代德州儀器(TI) SoC而言，集成型數字前端無線電技術模塊是重要的新增元件。以下是一些主要元件的簡介。 DDUC — 多數字上/下變頻轉換器模塊(如圖1所示的DDUC)可采用單頻帶或多頻帶頻率配置，支持各種信號類型(W-CDMA、LTE-5MHz、LTE-10MHz以及LTE-20MHZ等)，能夠高度靈活地將BTS從單模模式3G/4G重新配置為混合模式3G/4G信號，反過來也是可以的。另外還支持高度靈活的寬載波分離，可實現頻帶間及頻帶內載波聚合。由于異構網絡(Het-Net)策略在未來幾年將不斷演進，所以在載波類型、信號帶寬以及頻帶間切換的高靈活性是極為重要的。 CFR — TI CRF模塊中的業界一流算法包括各種高級特性，如支持分數峰值估算與過抵消限制功能的多級峰值抵消、根據信號頻譜內容監控對CRF抵消脈沖形狀的自動估算、動態閾值調整以及自動增益控制環路等。 
圖1：TI基帶SoC(基于KeyStone II、具有集成型數字無線電功能)方框圖 DPD — 使用優化Volterra模型實施PA預反轉的高級數據路徑是TI DPD模塊的必要部件。Volterra系數通常使用各種最小平方數算法(共軛梯度Kalman等)反復改編，其可在運行在高性能浮點DSP或ARM內核上的軟件中實施，能夠提供更多硬件加速選項加快迭代速度。 TXRX — TI TX/RX模塊中實施的新穎聯合I/O失真與DC偏移/LO泄漏校正技術(能夠與集成型模擬/RF收發器解決方案AFE750x配合)如圖2所示，可通過在模擬域中引入相位旋轉，實現發送端與接收端I/O失衡的分離。由于相位旋轉對發送端與接收端I/O失衡的效果不同，因此其不但可使用高級數字算法分離失真效果，而且還支持預補償(在發送器上)或后補償(在接收器上)。將實時自適應最小平方數盲算法或實時自適應最小平方數校準算法與頻率相關或頻率無關補償相搭配，可實現最佳信號SNR與發射掩模合規性。
圖2：TX/RX I/Q失真綜合抵消技術 除此之外，TI數字無線電模塊還包括其他功能，如前端及后端自動增益控制環路(AGC) 以幫助最大限度提高數據轉換器效率，降低基帶處理過程中所需的動態范圍；發送／接收均衡器以補償模擬/RF濾波器固定偏差與相位失真效應；以及數字保護功能以限制信號偏移，防止損壞PA及相關電路。這對任何BTS收發器設計來說都是深受歡迎的附加功能，只需使用低成本集成數字邏輯花銷，就可實現顯著的性能提升及RF/模擬組件的成本降低。 業界一流的TI分立及集成型數據轉換器、RF、時鐘器件以及BB SoC現在支持 JESD204B的0子類及1子類接口，可實現理想的電路板設計，支持快速系統啟動。 最后一點也非常重要，TI經過測試的生產就緒型集成平臺軟件不僅支持基帶處理，也支持DDC/DUC、CFR與DPD庫以及模擬/RF控制等數字無線電處理，可實現系統組件的快速集成以及迅速投入生產。 如圖3所示，TI支持集成型數字前端技術的基帶SoC(TCI6630K2L)與TI集成型無線電收發器解決方案(AFE750x)及其它TI時鐘、電源、RF器件緊密結合，再加上生產就緒型軟件，可實現高性能小型蜂窩解決方案，實現可滿足PoE要求的最佳功耗、低BOM成本、快速上市進程以及支持不斷演進異構網絡策略的高靈活性。
圖3：TI小型蜂窩系統解決方案 TI高靈活性小型蜂窩SoC支持業界一流的集成線性化解決方案，不但可在各種不同級別的小型蜂窩中實現最理想的系統成本與功耗，而且還可為滿足未來發展需求提供一條易于升級的捷徑。 下載原文： 
spry236.pdf
(3.95 MB)
|
