Altera推出Quartus II v13.0，支持實現(xiàn)世界上最快的FPGA設(shè)計

發(fā)布時間：2013-5-7 10:29 發(fā)布者：eechina

關(guān)鍵詞： Quartus , FPGA , Stratix

與以前的版本相比，只需要一半的時間就能實現(xiàn)業(yè)界性能最好的設(shè)計

Altera公司今天宣布推出Quartus II軟件13.0版，這一軟件實現(xiàn)了性能最好的FPGA和SoC，提高了設(shè)計人員的效能。28 nm FPGA和SoC用戶的編譯時間將平均縮短25%。與以前的軟件版本相比，該版本可以將面向高端28 nm Stratix V FPGA的，最難收斂的設(shè)計編譯時間平均縮短50%。Quartus II軟件v13.0支持面向Stratix V FPGA的設(shè)計，實現(xiàn)業(yè)界所有FPGA中最快的Fmax，比最相近競爭產(chǎn)品有兩個速率等級優(yōu)勢。

這一版本還增強了包括基于C的開發(fā)套件、基于系統(tǒng)/IP以及基于模型的高級設(shè)計流程：

• OpenCL的SDK為沒有FPGA設(shè)計經(jīng)驗的軟件編程人員打開了強大的并行FPGA加速設(shè)計新世界。從代碼到硬件實現(xiàn)，OpenCL并行編程模型提供了最快的方法。與其他硬件體系結(jié)構(gòu)相比， FPGA的軟件編程人員以極低的功耗實現(xiàn)了很高的性能。請參考今天的新聞發(fā)布，了解面向OpenCL的SDK的詳細信息，以及關(guān)于Altera最近發(fā)布的面向OpenCL的電路板合作伙伴計劃的詳細信息。

• Qsys系統(tǒng)集成工具提供對基于ARM的Cyclone V SoC的擴展支持。現(xiàn)在，Qsys可以在FPGA架構(gòu)中生成業(yè)界標準AMBA AHB和APB總線接口。而且，這些接口符合ARM的TrustZone要求，支持客戶在安全的關(guān)鍵系統(tǒng)資源和其他非安全系統(tǒng)資源之間劃分整個基于SoC-FPGA的系統(tǒng)。

• DSP Builder設(shè)計工具支持系統(tǒng)開發(fā)人員在DSP設(shè)計中高效的實現(xiàn)高性能定點和浮點算法。新特性包括更多的math.h函數(shù)，提高了精度，增強了取整參數(shù)，為定點和浮點FFT提供可參數(shù)賦值的FFT模塊，還有更高效的折疊功能，提高了資源共享能力。

關(guān)于Quartus II軟件v13.0特性的詳細信息，請訪問Altera的Quartus II 軟件新增功能網(wǎng)頁。

價格和供貨信息

現(xiàn)在可以下載訂購版和免費網(wǎng)絡(luò)版的Quartus II軟件v13.0。Altera的軟件訂購程序?qū)④浖a(chǎn)品和維持費用合并在一個年度訂購支付中，簡化了獲取Altera設(shè)計軟件的過程。Quartus II軟件訂戶可以收到ModelSim-Altera入門版軟件，以及IP基本套裝的全部許可，它包括Altera最流行的IP (DSP和存儲器)內(nèi)核。一個節(jié)點鎖定的PC許可年度軟件訂購價格為2,995美元，可以通過Altera的eStore購買。現(xiàn)在可以在Altera網(wǎng)站上單獨下載Altera面向OpenCL的SDK。對于一個節(jié)點鎖定的PC許可，面向OpenCL的SDK年度軟件訂購的價格是995美元。

本文地址：http://m.qingdxww.cn/thread-114693-1-1.html 【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點和對其真實性負責；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時間更正或刪除。