|
作者：EADS Astrium公司首席工程師 Adam Taylor FPGA常常用于執(zhí)行基于序列和控制的行動，比如實現(xiàn)一個簡單的通信協(xié)議。對于設計人員來說，滿足這些行動和序列要求的最佳方法則是使用狀態(tài)機。狀態(tài)機是在數(shù)量有限的狀態(tài)之間進行轉換的邏輯結構。一個狀態(tài)機在某個特定的時間點只處于一種狀態(tài)。但在一系列觸發(fā)器的觸發(fā)下，將在不同狀態(tài)間進行轉換。 理論上講，狀態(tài)機可以分為Moore狀態(tài)機和Mealy狀態(tài)機兩大類。它們之間的差異僅在于如何生成狀態(tài)機的輸出。Moore狀態(tài)機的輸出僅為當前狀態(tài)的函數(shù)。典型的例子就是計數(shù)器。而Mealy狀態(tài)機的輸出是當前狀態(tài)和輸入的函數(shù)。典型的例子就是Richards控制器。 定義狀態(tài)機 當需要定義一個狀態(tài)機時，首先要繪制一張狀態(tài)圖。狀態(tài)圖可用來顯示狀態(tài)、狀態(tài)間的轉換和狀態(tài)機的輸出。圖1顯示了Moore狀態(tài)機的狀態(tài)圖(左)和Mealy狀態(tài)機的狀態(tài)圖(右)。 
圖1，用于開/關LED的Moore狀態(tài)機(左)和Mealy狀態(tài)機(右)的狀態(tài)圖。 如果您要在物理組件中實現(xiàn)這些狀態(tài)圖(工程師在FPGA問世之前就是這么做的)，首先就得生成當前狀態(tài)和后續(xù)狀態(tài)表，然后生成實現(xiàn)狀態(tài)機所需的邏輯。不過由于我們將使用FPGA來實現(xiàn)設計，因此我們可以直接從狀態(tài)轉換圖開始工作。 算法狀態(tài)圖 雖然有許多狀態(tài)機是使用圖1所示的狀態(tài)圖方法進行設計的，但另外還有一種描述狀態(tài)機行為的方法，這就是算法狀態(tài)圖法。ASM圖(圖2)在外觀上更加接近軟件工程流程圖。它由三個基本部分構成： 1. 狀態(tài)框。它與狀態(tài)名稱有關，并包含Moore狀態(tài)輸出列表。 2. 決策框。如果檢驗某條件為真，則進行下一狀態(tài)的判斷。 3. 條件輸出框。讓狀態(tài)機根據(jù)當前狀態(tài)和輸入描述Mealy輸出。 一些工程師認為，如果使用VHDL等硬件描述語言，則采用ASM格式進行描述的狀態(tài)機更易于映射到實現(xiàn)方案中。
圖2，用于圖1所示的狀態(tài)機(Moore狀態(tài)機(左)，Mealy狀態(tài)機(右))的算法狀態(tài)圖。 Moore和Mealy：應該選擇哪個？ 實現(xiàn)Moore狀態(tài)機還是Mealy狀態(tài)機，取決于狀態(tài)機需要實現(xiàn)的功能，以及特定的反應次數(shù)要求。兩種狀態(tài)機之間的最大差別在于狀態(tài)機如何對輸入做出反應。在輸入和設置的適當輸出之間，Moore狀態(tài)機一般有一個時鐘周期的延遲。這就意味著Moore狀態(tài)機無法對輸入變化立即做出反應，這點在圖3中可以清楚地看到。而Mealy狀態(tài)機則能夠立即對輸入做出反應，這通常意味著：實現(xiàn)相同的函數(shù)，Mealy狀態(tài)機比Moore狀態(tài)機需要更少的狀態(tài)。Mealy狀態(tài)機的不足之處就是在與另一個狀態(tài)機進行通信時，如果輸出出乎意料地嚴重依賴于其它事件的序列或時序，就可能會發(fā)生紊亂情況。
圖3，截屏顯示了Moore狀態(tài)機(上)和Mealy狀態(tài)機(下)輸出的仿真結果。 當然，并非只能使用單純的Moore狀態(tài)機或Mealy狀態(tài)機，也可以將這兩種狀態(tài)機混合使用，從而更有效地實現(xiàn)所需的函數(shù)。比如說，用于接收RS232串行數(shù)據(jù)的狀態(tài)機就可以是混合機。 實現(xiàn)狀態(tài)機 使用VHDL這樣的高級語言，可以輕松地直接從狀態(tài)圖實現(xiàn)狀態(tài)機。VHDL支持多種枚舉類型，方便您定義實際的狀態(tài)名稱。舉例如下： TYPE state IS (idle, led_on, led_off) ; 上面的類型定義對應的是圖1中所示的狀態(tài)圖，即用于在按下按鈕時切換發(fā)光二極管開/關的狀態(tài)機。 實現(xiàn)狀態(tài)機有許多種方法，可分為兩類基本方法。第一類基本方法就是一次性將所有內(nèi)容集成到單個進程中。第二類基本方法是雙進程法，將組合邏輯和順序邏輯分開。 一般來說，大多數(shù)工程師都傾向于實現(xiàn)單進程狀態(tài)機。與傳統(tǒng)上講授的雙進程法相比，這種方法具有以下優(yōu)勢： ●可以避免組合過程中信號覆蓋不完全造成的閉鎖風險。 ●狀態(tài)機的輸出與時鐘保持同步。 ●通常比雙進程實現(xiàn)方案更容易調(diào)試。 無論您決定采用哪一種方法來實現(xiàn)狀態(tài)機，都需要使用CASE語句來評估下一狀態(tài)的判定和任何輸出，如圖4所示。該圖并行比較了使用單進程法的Moore狀態(tài)機(左)和Mealy狀態(tài)機(右)。
圖4，使用VHDL語言的Moore狀態(tài)機(左)和Mealy狀態(tài)機。 狀態(tài)機編碼 狀態(tài)變量存儲在觸發(fā)器中，使用下一時鐘邊緣上的下一狀態(tài)進行更新(即使沒有狀態(tài)變化也是如此)。如何使用觸發(fā)器來表示狀態(tài)值具體取決于狀態(tài)的數(shù)量和是否選擇用某種特定的方法來管理綜合工具。狀態(tài)編碼最常見的三種類型是： ●順序碼——狀態(tài)編碼遵循傳統(tǒng)的狀態(tài)二進制序列。 ●格雷碼——除了狀態(tài)編碼使用格雷碼，且狀態(tài)編碼串之間只有一個位變化外，其它基本與順序編碼方法類似。 ●獨熱碼——這種方法在狀態(tài)機中為每一種狀態(tài)分配一個觸發(fā)器。只有一個觸發(fā)器當前設置為高位，其余均設置為低位。故稱為“獨熱”。 順序編碼和格雷編碼都需要一定數(shù)量的觸發(fā)器，可以通過下列等式來確定：
相比之下，獨熱編碼法所需的觸發(fā)器數(shù)量和狀態(tài)數(shù)量一樣多。 狀態(tài)編碼的自動分配取決于狀態(tài)機所包含的狀態(tài)數(shù)量。同時還需要考慮您選擇使用的綜合工具。您可以根據(jù)下列經(jīng)驗法則來選取編碼方法： ●順序：少于5種狀態(tài)。 ●獨熱：5-50種狀態(tài)。 ●格雷：多于50種狀態(tài)。 一般情況下您不必去考慮使用哪一種狀態(tài)編碼方法，而是讓綜合引擎工具確定合適的實現(xiàn)方案，只在選擇的方法出現(xiàn)問題時進行考慮。但是，如果您要全盤自行掌控，并定義狀態(tài)編碼方法，也沒必要手動操作，只需使用狀態(tài)編碼為每一種狀態(tài)設定常數(shù)即可。相反地，可以使用代碼中的一個屬性來驅(qū)動綜合工具，從而選擇特定的編碼方法。具體如下所示： TYPE state IS (idle, led_on, led_off) ; SIGNAL current_state : state := idle; ATTRIBUTE syn_encoding STRING; ATTRIBUTE syn_encoding OF current_state : SIGNAL IS “sequential”; 其中“sequential”也可以是“gray”和“onehot”。您還可以通過結合使用“safe”屬性來確保在狀態(tài)機進入非法狀態(tài)時能夠恢復到有效狀態(tài)。 另外，您也可以使用syn_encoding屬性直接定義狀態(tài)編碼的值。例如，假設您想要使用下列狀態(tài)編碼法來對三態(tài)狀態(tài)機進行編碼：Idle = “11,”led_on = “10,” led_off = “01(與較傳統(tǒng)的順序“00”、“01”和“10”不同)： TYPE state IS (idle, led_on, led_off) ; SIGNAL current_state : state := idle; ATTRIBUTE syn_encoding STRING; ATTRIBUTE syn_encoding OF current_state : SIGNAL IS “sequential”; 工程師負責在綜合工具中使用正確的設置，以確保該工具不會忽略任何屬性。例如，賽靈思XST工具要求將FSM選項設置為USER，而Synopsys的Synplify則要求關閉FSM編譯器。 前面給出的等式可確定狀態(tài)機實現(xiàn)方案所需的觸發(fā)器數(shù)量。由于不是所有的狀態(tài)機都是2的冪次方，因此某些狀態(tài)在設計中將不會用到。實現(xiàn)狀態(tài)機的工程師必須負責確保未使用的狀態(tài)在設計中得到妥善處理。可以采用幾種適用于多種設計的基本技巧來實現(xiàn)這一目標。對于高度可靠的安全關鍵型設計，則需要采用其它更高級的技巧。 不過對于大多數(shù)應用來說，只需要確保狀態(tài)機能夠妥善地處理未使用的狀態(tài)并在進入非法狀態(tài)時能夠正確地恢復。要做到這一點有兩種主要的方法。第一種方法是使用綜合工具實現(xiàn)一個安全的狀態(tài)機。綜合工具通常會插入額外的邏輯，用于檢測非法狀態(tài)并將狀態(tài)機返回到有效狀態(tài)。第二種方法是加強對實現(xiàn)邏輯的控制，聲明所有2的冪次方狀態(tài)機的狀態(tài)，并使用另一屬性來確保即便是在沒有入口條件下，2的冪次方狀態(tài)機的狀態(tài)也不會被優(yōu)化掉。這意味著除非出錯(單粒子翻轉等)，狀態(tài)機內(nèi)部的任何條件都不會進入狀態(tài)。下面的代碼顯示了通過使用屬性以防止清除未使用的狀態(tài)。 TYPE state IS (idle, led_on, led_off) ; SIGNAL current_state : state := idle; ATTRIBUTE syn_keep BOOLEAN; ATTRIBUTE syn_keep OF current_state : SIGNAL IS TRUE”; 簡而言之，安全高效的狀態(tài)機設計對于任何使用FPGA的工程師而言都是一項重要技能。選擇Moore狀態(tài)機、Mealy狀態(tài)機還是混合機取決于整個系統(tǒng)的需求。無論選擇哪種類型的狀態(tài)機，充分掌握實現(xiàn)方案所需的工具和技巧，將確保您實現(xiàn)最佳解決方案。 |
