|
作者：Luo Xin 數字圖像已經發展到高清晰度和高速刷新的階段，當今CMOS成像器的優越性能正推動了這個進程，成為這一領域圖像傳感器的唯一選擇。高清晰度的圖像包含了巨大的信息量，而高刷新速率的高清晰度圖像，又要求以極高的速度傳輸和處理這些巨大的數據量。一幀數字圖像包含的總像素數Nframe為： Nframe = Ncolumn x Nrow 其中Ncolumn是圖像陣列的列數，即水平方向每行的像素數；Nrow是圖像陣列的行數，即一幀圖像垂直方向的行數。靜止圖像的幀刷新速率FR (Frame Rate or Fresh Rate)往往比較低，而攝取活動畫面的視頻圖像則要求更高的幀刷新率，通常從每秒15幀到120幀，在特殊應用中可以達到每秒上千幀的要求。高清晰度和高刷新率，使成像器的數據處理和傳輸速率達到每秒Giga像素的要求。因為絕大多數圖像應用都要求高速刷新和傳輸圖像信息，而CMOS成像器又具備直接輸出數字圖像信息的特點，所以從一開始CMOS成像器芯片就從引腳上直接輸出并行數據，靜止圖像往往并行輸出14 - 16bit圖像數據，而視頻圖像因為要求更高的刷新速率通常輸出8 - 12 bit。 如表是高清晰度電視HDTV和4K影院級高清晰度圖像的像素速率： 
影院級高清晰度圖像的清晰度描述，用水平一行像素數的1024(1K)倍數表示，如表中4K圖像表示的是每行4096像素的圖像。可以看出，即使在HDTV格式，象素數據的輸出速率也高達124 M pixel / s；而在4K高清晰度影院格式，這一速率要求甚至高達1.1G pixel / s。當圖像數據并行輸出時，圖像數據速率分別對應于：124 MB / s和1.1GB / s。雖然在CMOS結構中這樣速率的數字信號是有成熟的技術來解決的，但對于圖像信息的模擬通道和12bit的模數轉換，卻難以簡單地解決。所幸CMOS成像器在即使低清晰度的世代，就習慣于用多路模擬通道和多ADC結構，來降低對模擬電路的速度和采樣速率的要求。 圖6示意一個4K高清晰度成像器的多模擬通道和模數轉換結構框圖。在圖中，像素陣列的下方，布局了偶數列的模擬通道；而陣列的上方，布局了奇數列的模擬通道。這種奇偶數列被分開上下的排列，即使在最初的成像器芯片上，也常被采用來抑制由于模擬信號引出方向而導致的固定圖樣噪聲FPN。圖中每一側的每N個通道由模擬開關依次切換到N個可變增益模擬放大器Amp. s/n [N-1..0] 中，然后由N個模數變換器ADC s/n [N-1..0]轉換成N路數字圖像數據。陣列上下兩側每隔N列共享一路模擬放大器和模數變換器通道。上下共2N路模擬通道和模數轉換器輸出，使每一列模擬數據的采樣時間延長2N倍。
雖然模擬信號通道的速度要求得到了降低，但是所有的數據都必須與像素時鐘信號保持嚴格同步和良好的信號完整性，這個像素時鐘的頻率等于圖像的像素速率： CLK pixel = Pixel Rate 任何相對于像素時鐘的偏移skew和抖動jitter都將會影響圖像的正確重建。所以所有的圖像數據輸出必須由達到Gigabit / s速率的高速差分標準并行傳輸。 模擬信號通道的分組數根據實際情況而定，分組和并行的結果將使芯片的引腳數大幅度增加，而差分數據結構又使引腳數增加一倍。對于HD視頻圖像而言，可以采用BGA焊球網格陣列高密度封裝，通常需要上千個引腳數才能滿足要求。高速數據傳輸還會增加芯片的功耗，并使芯片的工作溫度升高，對于集成有傳感器的芯片而言，溫度噪聲將降低圖像信號的信噪比，這對于芯片和片外結構設計都提出了挑戰。 當然對于靜止圖像的傳感器，被攝物體的運動和連續曝光速度的要求，也會對數據傳輸速率提出要求。但是就不會有像對連續圖像高達每秒120幀那么高刷新率的要求，通常的要求在每秒10幀以下的數量級。 |
