|
cadence公司于2012年9月25日發(fā)布了具有一系列新功能的 Cadence® OrCAD® 16.6 PCB設(shè)計(jì)解決方案，用戶定制功能增強(qiáng)，模擬性能提高20%， 使用戶得以更快、更有預(yù)見性地創(chuàng)建產(chǎn)品。 為了讓大家更好的了解并學(xué)習(xí)Cadence 軟件，科通將安排資深工程師，提供系列在線培訓(xùn)課程（均為免費(fèi)）。歡迎大家注冊并參加。 內(nèi)容包括： Capture CIS、PSpice、 FPGA System Planner以及 Allegro PCB SI培訓(xùn)。 以下是初步定下的培訓(xùn)時間，時間上如與培訓(xùn)老師的安排有沖突我們會提前郵件通知，所以請務(wù)必填寫正確的郵箱地址。 二月份培訓(xùn)安排 第一期：2013年02月05日14:00-16:00 capture 新功能瀏覽 PSpice 16.6 新功能介紹 第二期：2013年02月19日14:00-16:00 capture CIS 16.6 功能瀏覽 PSpice A/D 基本分析方法介紹 第三期：2013年02月26日14:00-16:00 allegro 16.6 增強(qiáng)功能介紹 IBIS模型的獲取與處理 三月份培訓(xùn)安排 第一期：2013年03月05日14:00-16:00 FSP16.6 介紹及演示 PSpice A/D 進(jìn)階分析方法介紹 第二期：2013年03月12日14:00-16:00 FSP 庫管理設(shè)置 PSpice A/D 分析的使用技巧 第三期：2013年03月19日14:00-16:00 allegro 16.6 團(tuán)隊(duì)設(shè)計(jì)與生產(chǎn)制造 第四期：2013年03月26日14:00-16:00 Allegro 16.6 自動等長功能 Cadence SI 仿真流程簡介（II） 四月份培訓(xùn)安排 第一期：2013年04月02日14:00-16:00 FSP 實(shí)例演示 PSpice AA 高級分析工具的使用 第二期：2013年04月09日14:00-16:00 PCB過孔對信號傳輸?shù)挠绊懸约癡IA模型提取（I） PSpice模型的創(chuàng)建 第三期：2013年04月16日14:00-16:00 PCB過孔對信號傳輸?shù)挠绊懸约癡IA模型提取（II） GRE 功能簡介與尺寸標(biāo)注 第四期：2013年04月23日14:00-16:00 Allegro 實(shí)用功能 Cadence 應(yīng)用常見問題答疑 報(bào)名方式： 網(wǎng)上注冊后，以后每次都會在開課前一天參與的密碼和鏈接發(fā)到大家郵箱中。
| 
發(fā)表于 2013-1-11 10:26:07
收藏
頂
踩
