|
安富利電子元件推出Xilinx Virtex-6 FPGA DSP開發工具套件。這套件是為DSP設計而打造，是 Xilinx目標設計平臺(Xilinx Targeted Design Platform) 一部分。它包括可以下載的器件定制版ISE Design Suite: System Edition 11.4，已開始接受訂購，價格為2995美元，開發人員可以通過它快速啟動其設計。 無線、航空航天和國防、儀器和醫療成像設備以及其它計算密集型設備都必須具備極高的數字信號處理能力，以及支持高性能系統的強大功能。這種對性能的高要求，加上必須適應多種不斷涌現和/或改變的標準，設計面臨的挑戰更大。FPGA是解決這些問題的理想解決方案，它的單芯片TeraMAC/s性能和重可編程能力，讓設計的產品可以在不斷變化的世界里脫穎而出。 為應對這種挑戰，安富利與賽靈思合作，開發并推出了第一個DSP開發工具套件，將Virtex-6 FPGA 、大小可調節的開發板、DSP IP、全套文檔、電纜、針對性的參考設計、以及進行設計評估、修改和擴展所需的DSP開發工具集成在一起。DSP設計人員首次能將 RTL的優點與使用C/C++等編程語言和MATLAB / Simulink軟件的高層次設計流程相比較，以確定實現其產品的最佳設計流程。Virtex-6 FPGA DSP開發工具套件可以提升高達10倍生產力優勢，讓設計人員更容易著手以FPGA進行DSP設計。此套件將多種元素組合成一個全套解決方案，讓用戶在整個設計過程中都可以專注于其設計本身的獨特價值上。 此套件的關鍵組件之一是已預配置并完全驗證的Virtex-6 DSP目標參考設計。這個設計可以用來說明如何利用Virtex-6器件的信號處理功能進行DSP設計的技術和設計流程。先進的數字上變頻(DUC)/數字下變頻(DDC) 目標參考設計向客戶展示了如何使用一些先進技術，如時鐘過采樣、時分復用和利用高性能DSP48 slices來優化信號處理性能和資源的使用等。基于The MathWorksTM公司Simulink 和MATLAB的設計流程允許算法開發人員使用熟悉的建模環境來創建DSP硬件設計，而無需學習RTL。此套件也為有經驗的RTL設計人員提供了創建高效DSP硬件的設計技術，讓他們可以利用ISE Design Suite 和LogicCoreTM DSP IP，也提供與高層次算法模型進行功能正確性比對的驗證方法。 Virtex-6 DSP 目標參考設計的一些關鍵指標： * RTL 和 Simulink設計源文件 * 頂層系統集成RTL源文件 * 仿真環境 * 測試平臺 * 實現環境 * 提供設計綜合所需的所有步驟和參數 * 映射(MAP), 布局布線和時序收斂(timing closure) * 目標參考設計指南，包括設計個性和集成的推薦流程 |
