要求給第一個復(fù)位信號至處理器,然后再處理器啟動過程中,屏蔽復(fù)位信號,到30s時候,一切正常,我不是特別熟悉verilog,寫了一下,之后,發(fā)現(xiàn)quartus自己的仿真不正確,因為比較著急,求助下先