FPGA/CPLD資料下載列表
VHDL 算術(shù)邏輯器件設(shè)計(jì)，不錯(cuò)。
VHDL 設(shè)計(jì)風(fēng)格，編程規(guī)范。
VHDL 絕對(duì)珍藏 國(guó)家晶片設(shè)計(jì)中心培訓(xùn)資料
VHDL 程序?qū)嵗? 來源北郵出版社。版權(quán)貴出版社所有。
VHDL 程序設(shè)計(jì)，來源清華出版社，版權(quán)歸出版社。
非常經(jīng)典的VHDL的指導(dǎo)書。來源網(wǎng)絡(luò)。
8051工作頻率為11.0592MHZ CPLD(EPM7128SLC15)的工作頻率為16.0000MHZ(有源晶振)
2007年Xilinx 聯(lián)合實(shí)驗(yàn)室主任會(huì)議--FPGA設(shè)計(jì)時(shí)序收斂
該網(wǎng)站不錯(cuò)，剛注冊(cè)成功，發(fā)帖祝賀一下！以后要常來學(xué)習(xí)！哈哈
經(jīng)濟(jì)危機(jī)愈演愈烈，半導(dǎo)體公司如何過冬或御寒？ 面對(duì)未來可期的經(jīng)濟(jì)復(fù)蘇，半導(dǎo)體公司又如何節(jié)省開支以備復(fù)蘇時(shí)的投入？ 市場(chǎng)調(diào)研公司Gartne ...
FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航
