全國產(chǎn)T3+FPGA的SPI與I2C通信方案分享

Tronlong--

近年來，隨著中國新基建、[color=var(--weui-LINK)][url=]中國制造2025[/url]規(guī)劃的持續(xù)推進，單ARM處理器越來越難勝任工業(yè)現(xiàn)場的功能要求，特別是如今能源電力、工業(yè)控制、智慧醫(yī)療等行業(yè)，往往更需要ARM + FPGA架構(gòu)的處理器平臺來實現(xiàn)例如多路/高速AD采集、多路網(wǎng)口、多路串口、多路/高速并行DI/DO、高速數(shù)據(jù)并行處理等特定功能，因此ARM + FPGA架構(gòu)處理器平臺愈發(fā)受市場歡迎。

因此，創(chuàng)龍科技一年前正式推出了國產(chǎn)化率100%的ARM + FPGA工業(yè)核心板，它基于全志T3 + 紫光同創(chuàng)Logos處理器設(shè)計。

全志T3為準車規(guī)級芯片，四核ARM Cortex-A7架構(gòu)，主頻高達1.2GHz，支持雙路網(wǎng)口、八路UART、SATA大容量存儲接口，同時支持4路顯示、GPU以及1080P H.264視頻硬件編解碼。另外，創(chuàng)龍科技已在T3平臺適配國產(chǎn)嵌入式系統(tǒng)翼輝[color=var(--weui-LINK)][url=]SylixOS[/url]，真正實現(xiàn)軟硬件國產(chǎn)化。

紫光同創(chuàng)Logos PGL25G/PGL50G FPGA在工業(yè)領(lǐng)域應(yīng)用廣泛，邏輯資源分別為27072/51360，與國外友商產(chǎn)品pin to pin兼容，主要用于多通道/高速AD采集或接口拓展。因其價格低、質(zhì)量穩(wěn)定、開發(fā)環(huán)境易用等優(yōu)點，受到工業(yè)用戶的廣泛好評。尤其是開發(fā)環(huán)境，最快3天可完成從國外友商產(chǎn)品到紫光同創(chuàng)產(chǎn)品的切換。

圖1 ARM + FPGA典型應(yīng)用場景

SPI通信優(yōu)勢與應(yīng)用場景

SPI(Serial Peripheral Interface)是一種用于串行數(shù)據(jù)傳輸?shù)耐ㄐ艆f(xié)議，SPI通信具有帶寬高、實時性強、傳輸速度快、連接簡單、可靠性高和靈活性強等優(yōu)勢。

SPI協(xié)議適用于許多嵌入式系統(tǒng)和外圍設(shè)備之間的通信需求，可提供快速、可靠和靈活的數(shù)據(jù)傳輸，非常適合“小數(shù)據(jù)-低時延”和“大數(shù)據(jù)-高帶寬”的應(yīng)用場景。

圖2 SPI通信總線

I2C通信優(yōu)勢和應(yīng)用場景

I2C(Inter-Integrated Circuit)是一種串行雙向通信協(xié)議，I2C通信具有硬件資源需求低、簡單靈活、可靠性高和支持多種設(shè)備類型等優(yōu)勢。

I2C協(xié)議可提供簡單、可靠和靈活的數(shù)據(jù)傳輸。它廣泛應(yīng)用于各種傳感器、存儲設(shè)備、顯示設(shè)備和通信模塊等領(lǐng)域。適用控制命名傳輸和系統(tǒng)配置的應(yīng)用場景。

圖3 I2C通信總線

國產(chǎn)T3 + FPGA的SPI與I2C通信方案介紹

本章節(jié)主要介紹全志科技T3與紫光同創(chuàng)Logos基于SPI、I2C的ARM + FPGA通信方案，使用的硬件平臺為：創(chuàng)龍科技TLT3F-EVM工業(yè)評估板。I2C通信案例案例功能：實現(xiàn)T3(ARM Cortex-A7)與FPGA的TWI(I2C)通信功能。
FPGA案例源碼為“4-軟件資料\Demo\fpga-demo\i2c_slave”，實現(xiàn)I2C Slave功能，并內(nèi)置用戶可讀寫寄存器、LED寄存器、KEY寄存器。
ARM端作為I2C Master，可通過TWI(I2C)總線讀寫FPGA端用戶可讀寫寄存器0x00、LED寫寄存器0x01（寫1則點亮FPGA端LED，寫0則熄滅），以及查看KEY寄存器0x02檢測FPGA端用戶輸入按鍵狀態(tài)。

案例測試：評估板上電，請先加載運行FPGA端可執(zhí)行程序。執(zhí)行如下命令可查看到I2C總線上的掛載設(shè)備，其中0x2a為FPGA端I2C Slave的地址。

Target#echo "1 4 1 7" > /proc/sys/kernel/printk //屏蔽內(nèi)核printk打印，避免I2C驅(qū)動掃描找不到設(shè)備時打印警告信息

Target#i2cdetect -r -y 0

圖4

執(zhí)行如下命令，讀寫FPGA端用戶可讀寫寄存器0x00。

Target#i2cset -f -y 0 0x2a 0x00 0x55 //往寄存器0x00寫0x55

Target#i2cget -f -y 0 0x2a 0x00 //讀取寄存器0x00，值為0x55

圖5

執(zhí)行如下命令，寫FPGA端LED寄存器0x01，實現(xiàn)對FPGA端用戶可編程指示燈控制。

Target#i2cset -f -y 0 0x2a 0x01 0xc0 //往LED寄存器0x01寫0xc0，點亮FPGA端LED3、LED4

Target#i2cset -f -y 0 0x2a 0x01 0x00 //往LED寄存器0x01寫0x00，熄滅FPGA端LED3、LED4

圖6

執(zhí)行如下命令，讀FPGA端KEY寄存器0x02，實現(xiàn)對FPGA端用戶輸入按鍵的狀態(tài)檢測。

Target#i2cget -f -y 0 0x2a 0x02 //讀取KEY寄存器0x02，值為0xe0

圖7

請按下FPGA端用戶輸入按鍵KEY7并保持按下狀態(tài)，再執(zhí)行如下命令。

Target#i2cget -f -y 0 0x2a 0x02 //讀取KEY寄存器0x02，值為0xc0

圖8

請按下FPGA端用戶輸入按鍵KEY8并保持按下狀態(tài)，再執(zhí)行如下命令。

Target#i2cget -f -y 0 0x2a 0x02 //讀取KEY寄存器0x02，值為0xa0

圖9

請按下FPGA端用戶輸入按鍵KEY9并保持按下狀態(tài)，再執(zhí)行如下命令。

Target#i2cget -f -y 0 0x2a 0x02 //讀取KEY寄存器0x02，值為0x60

圖10

基于Linux的SPI通信案例

案例功能：基于Linux系統(tǒng)，實現(xiàn)T3(ARM Cortex-A7)與FPGA的SPI通信功能。

ARM端案例源碼為“4-軟件資料\Demo\module-demos\spi_rw”，實現(xiàn)SPI Master功能，具體如下：

（1）打開SPI設(shè)備節(jié)點，如：/dev/spidev0.1。

（2）使用ioctl配置SPI總線，如SPI總線極性和相位、通信速率、數(shù)據(jù)長度等。

（3）選擇模式為單線模式或雙線模式。當設(shè)置SPI總線為雙線模式時，發(fā)送數(shù)據(jù)為單線模式，接收數(shù)據(jù)為雙線模式。

（4）發(fā)送數(shù)據(jù)至SPI總線，以及從SPI總線讀取數(shù)據(jù)。

校驗數(shù)據(jù)，然后打印讀寫速率、誤碼率。

FPGA端案例源碼為“4-軟件資料\Demo\fpga-demos\dram_spi”和“4-軟件資料\Demo\fpga-demos\dram_spi_dual”，實現(xiàn)SPI Slave功能，具體說明如下：（1）將SPI Master發(fā)送的數(shù)據(jù)保存至DRAM。（2）SPI Master發(fā)起讀數(shù)據(jù)時，F(xiàn)PGA從DRAM讀取數(shù)據(jù)通過SPI總線傳輸至SPI Master。當SPI總線為雙線模式時，接收數(shù)據(jù)支持雙線模式，而發(fā)送數(shù)據(jù)僅支持單線模式。
圖11 ARM端程序流程圖
案例測試：評估板上電，請先加載運行FPGA端可執(zhí)行程序，若進行SPI單線模式測試，請運行案例"dram_spi\bin\"目錄下的程序可執(zhí)行文件；若進行SPI雙線模式測試，請運行"dram_spi_dual\bin\"目錄下的程序可執(zhí)行文件。同時將ARM端可執(zhí)行程序spi_rw拷貝至評估板文件系統(tǒng)任意目錄下。

進入評估板文件系統(tǒng)，執(zhí)行如下命令查看新生成的spidev設(shè)備節(jié)點。

Target#ls /dev/spidev0.1

圖12

執(zhí)行如下命令查詢程序命令參數(shù)。

Target#./spi_rw -h

圖13

1 SPI單線模式

1.1 功能測試

執(zhí)行如下命令運行程序，ARM通過SPI總線寫入1KByte隨機數(shù)據(jù)至FPGA DRAM，然后讀出數(shù)據(jù)、進行數(shù)據(jù)校驗，同時打印SPI總線讀寫速率和誤碼率，最終實測寫速率為2.405MB/s，讀速率為2.405MB/s，誤碼率為0。如下圖所示。

Target#./spi_rw -d /dev/spidev0.1 -s 50000000 -OH -m 1 -S 1024 -c 2

參數(shù)解析：

-d：設(shè)備節(jié)點；

-s：設(shè)置通信時鐘頻率(Hz)，本次測試設(shè)置SPI總線通信時鐘頻率為50MHz，則SPI單線模式理論通信速率為：(50000000 / 1024 / 1024 / 8)MB/s ≈ 5.96MB/s；

-O：空閑狀態(tài)時，SCLK為高電平(CPOL=1)；

-H：從第二個跳變沿開始采樣(CPHA=1)；

-m：選擇模式傳輸模式（1表示單線模式，2表示雙線模式）；

-S：設(shè)置傳輸數(shù)據(jù)大小，單位為Byte；

-c：循環(huán)傳輸數(shù)據(jù)包的次數(shù)。

圖14

1.2 性能測試

（1）基于50MHz時鐘頻率

執(zhí)行如下命令運行程序，基于50MHz時鐘頻率、增大讀寫數(shù)據(jù)量測試SPI總線最高傳輸速率。ARM通過SPI總線寫入1MByte隨機數(shù)據(jù)至FPGA DRAM，然后讀出數(shù)據(jù)，不做數(shù)據(jù)檢驗，最后打印SPI總線讀寫速率和誤碼率，如下圖所示。

備注：本案例設(shè)計一次讀寫1KByte隨機數(shù)據(jù)至FPGA DRAM，因此誤碼率較高。

Target#./spi_rw -d /dev/spidev0.1 -s 50000000 -OH -m 1 -S 1048576 -c 2

圖15

本次測試設(shè)置SPI總線通信時鐘頻率為50MHz，則SPI單線模式理論通信速率為：(50000000 / 1024 / 1024 / 8)MB/s ≈ 5.96MB/s。從上圖可知，本次實測寫速率為5.757MB/s，讀速率為5.757MB/s，接近理論通信速率。
本次測試SPI使用了DMA傳輸，測得CPU的占用率約為1%，如下圖所示。

圖16

（2）基于100MHz時鐘頻率

執(zhí)行如下命令運行程序，測試基于100MHz時鐘頻率的SPI單線模式的最高通信帶寬。ARM通過SPI總線寫入1MByte隨機數(shù)據(jù)至FPGA DRAM并讀出數(shù)據(jù)，不做數(shù)據(jù)檢驗，最后打印SPI總線讀寫速率和誤碼率，如下圖所示。

備注：本次測試旨在測試SPI的最高傳輸速率，目前SPI速率最大支持50MHz時鐘頻率，當時鐘頻率配置到最大100MHz時速率會出現(xiàn)時序問題，現(xiàn)象是整體往右移了1bit。例如發(fā)送10000000，實際接收到01000000，并在測試中出現(xiàn)誤碼。

Target#./spi_rw -d /dev/spidev0.1 -s 100000000 -OH -m 1 -S 1048576 -c 100

圖17

根據(jù)官方數(shù)據(jù)手冊（如下圖），SPI總線通信時鐘頻率理論值最大為100MHz。本次測試設(shè)置SPI總線通信時鐘頻率為最大值100MHz，則SPI單線模式理論速率為：(100000000 / 1024 / 1024 / 8)MB/s ≈ 11.92MB/s。從上圖可知，在100MHz下實測SPI單線模式寫速率為：11.331MB/s，SPI單線模式讀速率為：11.331MB/s，接近理論通信速率。

圖18

本次測試SPI使用了DMA傳輸，測得CPU的占用率約為1%，如下圖所示。

圖19

2 SPI雙線模式

2.1 功能測試

執(zhí)行如下命令運行程序，ARM通過SPI總線寫入1KByte隨機數(shù)據(jù)至FPGA DRAM，然后讀出數(shù)據(jù)、進行數(shù)據(jù)校驗，同時打印SPI總線讀寫速率和誤碼率，如下圖所示。

Target#./spi_rw -d /dev/spidev0.1 -s 50000000 -OH -m 2 -S 1024 -c 1

參數(shù)解析：

-d：設(shè)備節(jié)點；

-s：設(shè)置通信時鐘頻率(Hz)，本次測試設(shè)置SPI總線通信時鐘頻率為50MHz，則SPI雙線模式理論通信速率為：(50000000 / 1024 / 1024 / 4)MB/s ≈ 11.92MB/s；

-O：空閑狀態(tài)時，SCLK為高電平(CPOL=1)；

-H：從第二個跳變沿開始采樣(CPHA=1)；

-m：選擇模式傳輸模式（1表示單線模式，2表示雙線模式）；

-S：設(shè)置傳輸數(shù)據(jù)大小，單位為Byte；

-c：循環(huán)傳輸數(shù)據(jù)包的次數(shù)。

圖20

從上圖可知，本次實測寫速率為2.577MB/s，讀速率為5.222MB/s，誤碼率為0。

2.2 性能測試

（1）基于50MHz時鐘頻率

執(zhí)行如下命令運行程序，基于50MHz時鐘頻率、增大讀寫數(shù)據(jù)量測試SPI總線最高傳輸速率。ARM通過SPI總線寫入1MByte隨機數(shù)據(jù)至FPGA DRAM，然后讀出數(shù)據(jù)，不做數(shù)據(jù)檢驗，最后打印SPI總線讀寫速率和誤碼率，最終本次實測寫速率為5.892MB/s，讀速率為11.365MB/s。如下圖所示。

備注：本案例設(shè)計一次讀寫1KByte隨機數(shù)據(jù)至FPGA DRAM，因此誤碼率較高。

Target#./spi_rw -d /dev/spidev0.1 -s 50000000 -OH -m 2 -S 1048576 -c 1

圖21

本次測試設(shè)置SPI總線通信時鐘頻率為50MHz，則SPI單線模式理論通信速率為：(50000000/1024/1024/8)MB/s ≈ 5.96MB/s；SPI雙線模式理論通信速率為：(50000000 / 1024 / 1024 / 4)MB/s ≈ 11.92MB/s。

本次測試SPI使用了DMA傳輸，測得CPU的占用率約為0%，如下圖所示。

圖22

（2）基于100MHz時鐘頻率

執(zhí)行如下命令運行程序，測試基于100MHz時鐘頻率的SPI雙線模式的最高通信帶寬。ARM通過SPI總線寫入1MByte隨機數(shù)據(jù)至FPGA DRAM并讀出數(shù)據(jù)，不做數(shù)據(jù)檢驗，最后打印SPI總線讀寫速率和誤碼率，最終在100MHz下實測SPI雙線模式寫速率為：11.684MB/s，SPI雙線模式讀速率為：23.432MB/s。如下圖所示。

備注：本次測試旨在測試SPI的最高傳輸速率，目前SPI速率最大支持50MHz時鐘頻率，當時鐘頻率配置到最大100MHz時速率會出現(xiàn)時序問題，現(xiàn)象是整體往右移了1bit。例如發(fā)送10000000，實際接收到01000000，并在測試中出現(xiàn)誤碼。

Target#./spi_rw -d /dev/spidev0.1 -s 100000000 -OH -m 2 -S 1048576 -c 100

圖23

根據(jù)官方數(shù)據(jù)手冊（如下圖），SPI總線通信時鐘頻率理論值最大為100MHz。本次測試設(shè)置SPI總線通信時鐘頻率為最大值100MHz，則SPI單線模式理論通信速率為：(100000000/1024/1024/8)MB/s ≈ 11.92MB/s；SPI雙線模式理論速率為：(100000000 / 1024 / 1024 / 4)MB/s ≈ 23.84MB/s。

圖24

本次測試SPI使用了DMA傳輸，測得CPU的占用率約為0%，如下圖所示。

圖25

基于Linux-RT的SPI通信案例

案例功能：基于Linux-RT實時系統(tǒng)，演示T3(ARM Cortex-A7)與FPGA之間的SPI通信功能。本案例通信數(shù)據(jù)量少、帶寬低，但實時性高，適用于對通信帶寬要求不高，但通信實時性有嚴格要求的工控場合。

ARM端案例源碼為“4-軟件資料\Demo\module-demos\rt_spi_rw”，實現(xiàn)SPI Master功能，具體如下：

（1）打開SPI設(shè)備節(jié)點。如：/dev/spidev0.1。

（2）使用ioctl配置SPI總線。如SPI總線極性和相位、通信速率、數(shù)據(jù)字長度等。

（3）創(chuàng)建實時線程。

（4）發(fā)送數(shù)據(jù)至SPI總線，以及從SPI總線讀取數(shù)據(jù)。

（5）打印發(fā)送、接收的速率和傳輸耗時。

校驗數(shù)據(jù)，然后打印讀寫速率、誤碼率。

FPGA端案例源碼為“4-軟件資料\Demo\fpga-demos\dram_spi”，實現(xiàn)SPI Slave功能，具體如下：（1）將SPI Master發(fā)送的數(shù)據(jù)保存至DRAM。SPI Master發(fā)起讀數(shù)據(jù)時，F(xiàn)PGA從DRAM讀取數(shù)據(jù)并通過SPI總線傳輸至SPI Master。
圖26 ARM端程序流程圖

案例測試：由于我司默認使用是的Linux內(nèi)核，因此需參考Linux系統(tǒng)使用手冊文檔中的“替換內(nèi)核、內(nèi)核模塊”章節(jié)將Linux系統(tǒng)啟動卡替換為Linux-RT系統(tǒng)。

評估板上電，請先加載運行FPGA端可執(zhí)行程序。將ARM端可執(zhí)行文件rt_spi_rw拷貝至評估板文件系統(tǒng)任意目錄下，執(zhí)行如下命令，查看新生成的spidev設(shè)備節(jié)點。

Target#ls /dev/spidev0.1

圖27

執(zhí)行如下命令，查詢程序命令參數(shù)。

Target#./rt_spi_rw -h

圖28

1 非輪詢方式

執(zhí)行如下命令運行程序，ARM通過SPI總線寫入隨機數(shù)據(jù)至FPGA DRAM，然后讀出數(shù)據(jù)、進行數(shù)據(jù)校驗，同時打印SPI總線讀寫速率、傳輸耗時和誤碼率，最終實測最小耗時為44us，最大耗時為167us，平均耗時為48us；寫速率為0.076MB/s，讀速率為0.076MB/s，誤碼率為0。如下圖所示。

Target#./rt_spi_rw -d /dev/spidev0.1 -s 50000000 -OH -S 4 -c 1024

參數(shù)解析：

-d：設(shè)備節(jié)點；

-s：設(shè)置通信時鐘頻率(Hz)，本次測試設(shè)置SPI總線通信時鐘頻率為50MHz，則理論通信速率為：(50000000 / 1024 / 1024 / 8)MB/s ≈ 5.96MB/s；

-O：空閑狀態(tài)時，SCLK為高電平(CPOL=1)；

-H：從第二個跳變沿開始采樣(CPHA=1)；

-S：設(shè)置傳輸數(shù)據(jù)大小，單位為Byte；

-c：循環(huán)傳輸數(shù)據(jù)包的次數(shù)。

圖29

2 輪詢方式

執(zhí)行如下命令運行程序，ARM通過SPI總線寫入4Byte隨機數(shù)據(jù)至FPGA DRAM，讀出數(shù)據(jù)、進行數(shù)據(jù)校驗，同時打印SPI總線讀寫速率、傳輸耗時和誤碼率，最終實測最小耗時為27us，最大耗時為152us，平均耗時為30us；寫速率為0.118MB/s，讀速率為0.118MB/s，誤碼率為0。如下圖所示。

Target#./rt_spi_rw -d /dev/spidev0.1 -s 50000000 -OHp -S 4 -c 1024

參數(shù)解析：

-d：設(shè)備節(jié)點；

-s：設(shè)置通信時鐘頻率(Hz)，本次測試設(shè)置SPI總線通信時鐘頻率為50MHz，則理論通信速率為：(50000000 / 1024 / 1024 / 8)MB/s ≈ 5.96MB/s；

-O：空閑狀態(tài)時，SCLK為高電平(CPOL=1)；

-H：從第二個跳變沿開始采樣(CPHA=1)；

-p：SPI發(fā)送端采用輪詢方式（每次發(fā)送數(shù)據(jù)量≤64Byte）；

-S：設(shè)置傳輸數(shù)據(jù)大小，單位為Byte；

-c：循環(huán)傳輸數(shù)據(jù)包的次數(shù)。

圖30