|
高速先生成員--姜杰 大家都在關注DDR5跑的有多快，高速先生卻在關心它為什么能夠跑的穩…… 內存的穩定性，離不開RAS功能。提起RAS，熟悉DDR的小伙伴們一定記得行地址選通信號（Row Address Strobe, RAS），不過這個信號跟本文沒啥關系，為了避免大家概念混淆，先說明一哈。 言歸正傳，今天要介紹的是另外一個RAS（Reliability，Availability and Serviceability），即可靠性、可用性和可維護性的簡稱。RAS功能一方面可以通過調整信號規避風險，另一方面，在發生錯誤時及時發現并進行修正，以延長系統正常運行的時間，通俗點說，就是沒事不找事，有事不怕事，當然了，這么通透的功能不是某一項技術就能搞掂的，RAS功能通常是一組技術的合稱，DDR5能穩住，RAS功能功不可沒。閑言少敘，一起上車吧。 【提升1】片上ECC (On-Die Error Correction Code) 隨著DDR5信號速率的增加和芯片生產工藝難度的加大，DRAM內存出現單位錯誤的風險也隨之增加，為進一步改善內存信道，糾正DRAM芯片中可能出現的位錯誤，DDR5引入了片上ECC技術，將ECC集成到DDR5芯片內部，提高可靠性并降低風險，同時還能降低缺陷率。 看到這里，高速先生似乎已經能猜到大家最關心的問題了：片上ECC的使用是否意味著可以不用單獨的ECC顆粒了？很遺憾，答案是否定的，因為On-Die ECC無法糾正芯片外或者模塊與內存控制器之間的DDR通道中的錯誤，因此，之前常用的邊帶（Side-band）ECC顆粒在必要的情況下還是要保留的。 【提升2】占空比調節器 (DCA，Duty Cycle Adjuster) 占空比調節器（DCA）支持主控通過調節DDR5內部占空比，在一定的范圍內補償數據選通信號（DQS）和數據信號（DQ）的占空比失真，該功能通過調整DQ和DQS信號的占空比，鞏固了讀取數據的穩定性。 【提升3】DQS內部延遲監控(DQS Interval Oscillator) 隨著DDR DIE上的電壓和溫度變化，DQS時鐘樹延遲將發生偏移，可能需要重新訓練（re-train）。DDR5包括一個內部DQS時鐘樹振蕩器，用于測量由主控確定的給定時間間隔內的延遲量。DQS振蕩器為主控提供是否需要重新訓練，以及潛在誤差大小等重要信息。主控可以使用此功能定期重新訓練通道，以補償DRAM中電壓和溫度變化引起的延遲。 【提升4】數據讀寫的循環冗余校驗 (CRC, Cyclic Redundancy Check) 循環冗余校驗是數據通信領域中一種常見的查錯校驗技術。其基本原理是：將固定數量的校驗位附加在需要傳輸的數據后面，發送端對校驗位進行特定的運算并發送，接收端在接收數據后對校驗位進行運算以檢查是否出錯。CRC保證了數據傳輸的正確性。 DDR4僅支持數據寫操作的CRC，DDR5則將CRC功能擴展到數據的讀操作，進一步保證了數據傳輸的可靠性。 【提升5】數據的反饋判決均衡 (DFE) 對于數據信號，隨著速率的進一步提升，DDR5采用了之前在高速串行信號中才會使用的反饋判決均衡技術（DFE），以減少信號衰減和碼間干擾（ISI）的負面影響，增加了信號眼圖的優化手段，為數據信號的高速傳輸提供了保障。 關于DDR5數據信號的DFE功能，高速先生之前有專門寫過一篇文章進行介紹，這里就不再贅述。 篇幅所限，本文對DDR5的RAS功能簡介就到這里，正是由于多種RAS新功能的加持，才一定程度上保證了DDR5提速后的穩定性。 |
