|
NO.629-【獵頭職位：上海、北京需要一位 Senior DFT engineer】聯(lián)系人：Chloe-Zhang,郵箱：hr@kthr.com，微信也可查詢職位了！打開手機微信，搜號碼“KTHR_COM”或查找微信公眾帳號“KT人才”或掃描以上二維碼即可添加，歡迎大家關(guān)注！ 崗位職責(zé)： 1、負(fù)責(zé)制定SOC/ASIC芯片的DFT設(shè)計方案和測試方案； 2、負(fù)責(zé)DFT電路的實現(xiàn)和驗證，優(yōu)化DFT設(shè)計流程，包括MBIST、SCAN、Boundary Scan以及其它可測試性電路設(shè)計； 3、pattern生成和仿真，優(yōu)化測試覆蓋率； 4、協(xié)助團隊完成整個芯片的sign-off； 5、與ATE測試團隊配合快速解決調(diào)試過程中的問題，協(xié)助完成測試failure的分析和良率提升，順利實現(xiàn)芯片量產(chǎn)測試。 崗位要求： 1、碩士及以上學(xué)歷，微電子/電子信息/電子工程/計算機等相關(guān)專業(yè)； 2、具有3年以上DFT設(shè)計經(jīng)驗，熟悉Mentor或Synopsys的DFT工具使用； 3、熟練掌握 shell/TCL/Perl/Python等腳本語言； 4、有較強的DFT仿真debug能力； 5、了解綜合、DFT時序分析以及power相關(guān)知識； 6、了解ATE測試，有豐富的ATE pattern Debug經(jīng)驗； 7、較強的溝通表達能力、組織協(xié)調(diào)能力和團隊合作精神； 8、有量產(chǎn)經(jīng)驗者優(yōu)先； 9、有良好的英文溝通能力者優(yōu)先。 
|
