|
先進工藝節(jié)點已接近物理極限，晶體管尺寸微縮帶來的紅利越來越少，且由于登納德定律失效，讓芯片提高集成度時面臨更大的功耗與散熱控制挑戰(zhàn)，而隨著大數(shù)據(jù)、云計算的興盛，市場對大芯片的需求持續(xù)旺盛，但即使不考慮功耗與散熱，良率限制也讓芯片面積并不能任意做大，因此在當前技術背景下，如何構建符合設備/系統(tǒng)發(fā)展要求的大芯片，成為包括集成電路產(chǎn)業(yè)在內(nèi)的整個信息技術產(chǎn)業(yè)關注的熱點研究方向，從片上系統(tǒng)SoC到芯粒Chiplet，把系統(tǒng)往芯片中整合的思路一直都有，但這條路的終極形態(tài)會是什么樣？ 軟件定義晶上系統(tǒng)（Software Defined System on Wafer，簡稱SDSoW），這是工程院鄔江興院士提出的概念，直接用完整的晶圓基板來做系統(tǒng)內(nèi)部各模塊的互連底座，用一個密布各種芯粒的晶圓來實現(xiàn)一個完整的系統(tǒng)，而各模塊之間的連接支持軟件定義，乃至各模塊本身的功能，也可以支持軟件定義。這樣的晶上系統(tǒng)，既從系統(tǒng)角度突破了工藝對提高芯片集成度的限制，又有極強的靈活性與可擴展性，更有望解除我國信息技術產(chǎn)業(yè)被芯片科技“封印”的風險，通過體系結構的創(chuàng)新反過來還可以引領芯片技術的發(fā)展，晶上系統(tǒng)似乎是芯片系統(tǒng)工程的終極形態(tài)，雖然當前看起來是一條有風險的創(chuàng)新之路，但也是必須要去嘗試的必然之路。 近日，鄔江興院士團隊的核心成員向探索科技詳細介紹了軟件定義晶上系統(tǒng)的發(fā)展情況，他表示，當前環(huán)境下，軟件定義晶上系統(tǒng)是探索中國集成電路和微電子怎么走的必然之路，只有把國內(nèi)產(chǎn)學研用力量整合起來，大家齊心協(xié)力，才有可能取得基礎性突破。 從“逐級插損”到扁平化連接 單芯片性能提升受困于工藝墻，而從芯片到系統(tǒng)的集成過程中還有各種性能浪費。最典型的，就是傳統(tǒng)基于器件、組件、模塊、機架逐層堆疊的工程技術路線，性能上存在逐級遞減，最先進工藝的CPU性能很強，但通過PCB和接插件層層連接做成云服務器，最終用戶能用到的性能被打了折扣。以物流做譬喻，收件人看到的是一個大箱子，打開大箱子里面有一個大盒子，打開大盒子和防撞泡沫，里面還有一個小盒子，打開小盒子，才是收件人需要的鉆石，逐層堆疊工程技術路線在不同層之間的性能損耗，就相當于物流運輸中，為了防撞防摔而層層加出來的盒子箱子，一整套下來消耗的總資源里面，只有很小一部分是為了傳送用戶需要的“鉆石”。 如果能減少層級連接之間的性能損耗，就可以在系統(tǒng)層面得到性能的提升，而且系統(tǒng)各層連接處性能提升的比例還可以相乘，這就打開了工藝桎梏，為系統(tǒng)性能增益的提升提供了新增長空間。 這種破解“逐級插損式工程技術路線”弊端的方法，就是晶上系統(tǒng)。鄔院士團隊核心成員表示，在當前人類所有的加工技術中，晶圓制造是集成密度最高、經(jīng)濟性最好、產(chǎn)業(yè)鏈最成熟的，用晶圓互連基板替代PCB，連接不同芯粒，在晶上打造一個完整系統(tǒng)，這個系統(tǒng)的出線密度最高、線路損耗最小。例如，一個晶圓上集成了500個芯粒，有計算、存儲、通信、互連IO，但是它們之間無論是通信、計算、存儲還是數(shù)據(jù)搬移，都沒有插入損耗，而且由于晶圓基板互連距離特別近，對驅(qū)動器的驅(qū)動能力要求也得以降低，從而可以降低芯粒的功耗，從而降低整個系統(tǒng)的功耗。 “不要小看互連距離的縮短，這相當于把整個芯片世界的限制徹底打開。目前來說，基于晶上互連去集成是最好的技術，晶圓基板是中央，直接連接到各個芯粒，只需要一級集成，因而無插損，我們形象地稱之為‘扁平化’指揮，一級調(diào)度�！� 
在晶圓互連基板上，把系統(tǒng)中所有需要的芯粒都連接在一起，是晶上系統(tǒng)的關鍵，一旦實現(xiàn)了這一步，芯片系統(tǒng)集成的工程技術路線就將產(chǎn)生完全顛覆的變革，從工藝、工具到設計加工的流程，都要做相應的調(diào)整，這意味著在晶圓上的各個芯粒以硅后物理IP的形式高密度集成，這種集成方式，其集成效能和集成性能與SoC內(nèi)部的IP復用等效。因而晶上系統(tǒng)不僅性能將有數(shù)量級的提升空間，在開發(fā)敏捷性和迭代速度上，也有極大優(yōu)勢。 從剛性結構到結構自適應 通過晶圓基板來連接芯粒，是現(xiàn)在異質(zhì)集成技術的一個主要方向，例如臺積電的CoWoS和3DIC，也是將密度低的PCB互連，換成密度特別高、距離特別近、驅(qū)動力特別小的晶圓基板互連，而近來成立的UCIe標準聯(lián)盟，就是準備將晶圓互連的技術標準化，當前也有很多中國企業(yè)積極參與到UCIe聯(lián)盟中去。 據(jù)鄔江興院士團隊核心成員介紹，軟件定義晶上系統(tǒng)在互連技術上將兼容支持UCIe標準，但超高密度硅互連拼裝只是軟件定義晶上系統(tǒng)的技術基石之一，軟件定義晶上系統(tǒng)的另一個技術基石是整個系統(tǒng)的軟件定義，即全維可定義系統(tǒng)架構體系與軟硬件協(xié)同處理。 從系統(tǒng)層面賦予晶上系統(tǒng)軟件可以定義的屬性，就將晶上系統(tǒng)從一個剛性結構系統(tǒng)變成了結構自適應需求的系統(tǒng)。剛性結構雖然成本最優(yōu)，但隨著應用場景越來越多變，剛性結構系統(tǒng)的靈活性和可擴展性較差，應用變化時，剛性結構效能會大打折扣，或者被提前淘汰，從而導致用戶的總擁有成本反而上升。結構自適應系統(tǒng)則可以靈活適配應用變化，根據(jù)應用任務對計算、存儲、通信的不同要求來做出及時調(diào)整，從而自適應地以最優(yōu)性能來支持應用變化，滿足用戶的不同計算需求。 這種自適應在硬件上體現(xiàn)為芯粒級別的軟件定義與晶圓互連的軟件定義，即可以通過軟件定義來改變芯粒的功能，以及芯粒與芯粒之間的連接屬性，從而適應系統(tǒng)應用場景的改變，理論上，軟件定義晶上系統(tǒng)可實現(xiàn)自身資源支持的任意功能，既可在一條技術路線上根據(jù)應用變化不斷升級迭代，又可大規(guī)模重新配置變成一個不同的新設備。晶上系統(tǒng)支持軟件自定義，可以大幅降低設計難度，縮短開發(fā)周期，并顯著減少人力和經(jīng)費投入。 具體來看，軟件自定義可以從底至上分為三個層面：在芯粒級別，開發(fā)者將其封裝為可配置的領域?qū)Ｓ眯酒�，既有面向特定領域的高性能，又有領域內(nèi)應用的高靈活性；在系統(tǒng)層面，整個系統(tǒng)的硬件資源池也是可定義的，可以自適應改變系統(tǒng)硬件結構動態(tài)匹配系統(tǒng)需求；而在應用層面，系統(tǒng)可以隨時根據(jù)應用變化來生成軟硬件協(xié)同服務結構，應用變化后，相繼影響到下層的系統(tǒng)和芯粒，系統(tǒng)和芯粒將根據(jù)應用變化來做出自適應配置。 通過這三個層面的軟件定義，可以把晶上系統(tǒng)豐富的邏輯、存儲和帶寬資源極大釋放出來，在軟件定義的支持下，晶上系統(tǒng)既有集約化的高效，又有結構適用應用的靈活，與剛性晶上系統(tǒng)相比，軟件定義晶上系統(tǒng)對中國的意義更為重大，這不僅是概念上的創(chuàng)新，還是在極端情況下，確保我國信息產(chǎn)業(yè)基礎設施建設水平不發(fā)生嚴重倒退的關鍵路徑。 “有了這樣的底層工程技術路線，就可以用28納米芯片實現(xiàn)傳統(tǒng)上7納米芯片才能達到的系統(tǒng)性能。”鄔院士團隊核心成員認為，中國在EDA和晶圓制造上比較落后，但是通過協(xié)同制造、封測和系統(tǒng)集成技術，連乘體系結構的創(chuàng)新增益，軟件定義晶上系統(tǒng)將有可能為國內(nèi)工藝發(fā)展爭取到一個發(fā)展緩沖期，他說：“無論是工藝，還是工具，我們都要尊重技術發(fā)展規(guī)律，給它5年甚至更多的時間，通過充分的發(fā)展，讓它一代代向前演進，在基礎研究上必須要實事求是�！� 從被工藝限制到引導工藝發(fā)展 在應用上，軟件定義晶上系統(tǒng)率先瞄準的是兩個方向。一個方向是大型和超大型信息基礎設施，一個方向是無人裝置和無人設備。對于超大規(guī)模信息系統(tǒng)，軟件定義與晶上互連帶來的性能無插損擴展與靈活性無與倫比。而越來越復雜的無人化裝置，要實現(xiàn)“能看能存能算”的一體化功能，既要求高集成度，又因面對場景復雜而需求軟件定義，所以也特別適合SDSoW。 鄔院士團隊在2019年提出軟件定義晶上系統(tǒng)SDSoW，2020年已經(jīng)在之江實驗室落地了一個晶上網(wǎng)絡的先導性項目，該項目是一個8T交換機，采用SDSoW的工藝流程實現(xiàn)，雖然還不是可市場化落地的產(chǎn)品，但已經(jīng)在流程上跑通。通過這個項目，鄔院士團隊將國內(nèi)微納電子產(chǎn)業(yè)鏈的能力進行了摸底，從而確認了軟件定義晶上系統(tǒng)路線的可行性。 “我們判斷落地的可能性很高，目前國內(nèi)設備、工具和設計流程方面的技術水平，構建晶上系統(tǒng)的基礎能力是具備的，但需要摸高式創(chuàng)新，需要搭建新的設計流程，擴充工具，工程技術上需要磨合，但不需要基礎理論的突破�！痹搱F隊核心成員表示，軟件定義晶上系統(tǒng)對產(chǎn)業(yè)鏈上下游的協(xié)同要求會更嚴格，從架構、設計到工具與工藝，都需要到系統(tǒng)層面做協(xié)同和迭代，原來的設計技術協(xié)同優(yōu)化DTCO，在晶上系統(tǒng)就要升級為系統(tǒng)技術協(xié)同優(yōu)化STCO。這就給設備、工具、制造和封測等產(chǎn)業(yè)鏈廠商指引了一條新的發(fā)展思路，根據(jù)晶上系統(tǒng)應用需求，來建設新型工藝平臺。 隨著美國對中國集成電路產(chǎn)業(yè)發(fā)展限制手段持續(xù)升級，中國經(jīng)濟發(fā)展受到集成電路產(chǎn)業(yè)水平限制的風險越來越大，短期內(nèi)，中國晶圓制造工藝水平大幅提升的可能性不大。因而，一方面，我們要加快發(fā)展各種被“卡脖子”的核心技術；一方面，也要基于我國當前集成電路發(fā)展水平，探索其他可能的發(fā)展途徑，軟件定義晶上系統(tǒng)就是立足于當前工藝來發(fā)展我國信息乃至智能產(chǎn)業(yè)的戰(zhàn)略構思。 在科技部十四五規(guī)劃的微納電子專項中，設立了模塊化組裝與集成方向，包含了如何打通軟件定義晶上系統(tǒng)基礎工藝流程的研究內(nèi)容。兩年多來，鄔江興院士團隊和國內(nèi)多家晶圓廠、封測廠和工具廠商就打通該工藝流程方面進行了密切合作，深入溝通，團隊核心成員告訴探索科技：“研究結果比較樂觀，我們具備好的產(chǎn)業(yè)基礎，大家對這個方向也很認可，我們的看法是，這條路一定能成，不存在失敗，只是三年成還是五年成的問題，只要大家齊心協(xié)力，這個萬億市場新賽道大有可為。” 力出一孔 軟件定義晶上系統(tǒng)是一個大工程，要發(fā)展好必須整合全產(chǎn)業(yè)鏈的資源，圍繞國家戰(zhàn)略，率先在數(shù)據(jù)中心應用層面實現(xiàn)中國的自主標準——既可以做UCIe兼容，又符合中國信息與智能產(chǎn)業(yè)的長期發(fā)展需求。當前，參與到軟件定義晶上系統(tǒng)的機構有四五十家，包括企業(yè)、高校和研究所，但對于軟件定義晶上系統(tǒng)這樣的大工程來說，目前參與的力量還不夠大，尤其與國外相比，國內(nèi)所有芯片投資加起來，都不如英特爾一家多，在這種背景下，如果山頭林立，各設標準，那么想發(fā)展好無疑將困難重重。 “我們要探索新型舉國體制，建立最廣泛的統(tǒng)一戰(zhàn)線，形成最磅礴的發(fā)展動力，現(xiàn)在全中國所有集成電路力量集合起來，還不夠壓強突破，如果再搞山頭主義，七國八制，想實現(xiàn)我國的戰(zhàn)略需求，無論是2035還是2049，都很難！”鄔江興院士團隊核心成員最后強調(diào)，在籌劃中的軟件定義晶上系統(tǒng)聯(lián)盟，目的就是為聚集各方力量，而鄔院士正準備將專利免費開放，以吸引更多商業(yè)公司參與其中，他說：“這不是商業(yè)利益，這是國家利益，我們一定要把SDSoW的產(chǎn)業(yè)落地做成。應用強，發(fā)展底座才能堅實，迭代速度才會快，才能開辟我國信息與智能產(chǎn)業(yè)的新局面。” SDSoW更多技術細節(jié)和專利開放情況，敬請關注將在12月10日舉辦的第五屆軟件定義晶上系統(tǒng)技術與產(chǎn)業(yè)聯(lián)盟大會。 |
