|
電路計時是眾多電子設備所需的關鍵功能，包括微控制器、USB、以太網、Wi-Fi 和藍牙接口，以及計算設備和外圍設備、醫療設備、測試和測量設備、工業控制和自動化、物聯網 (IoT)、可穿戴設備和消費電子產品。通過設計晶體控制型振蕩器來提供系統定時，起初似乎簡單，但將石英晶體與振蕩器 IC 匹配時設計者必須考慮許多參數和設計要求。 有許多需要考慮是因素，具體包括晶體運動阻抗、諧振模式、激勵功率和振蕩器負電阻。在電路布局方面，設計者需要考慮 PC 板的寄生電容，在晶體周圍加入保護帶以及片上集成電容。最終設計需要緊湊可靠，元件數量最少，具有較低的均方根 (rms) 抖動，并在較寬的輸入電壓范圍內功耗最小。 簡單封裝的晶體振蕩器 (SPXO) 是一種解決方案。這些連續電壓振蕩器針對低功耗和低 RMS 抖動進行了優化并可在 1.60 V 和 3.60 V 之間的任何電壓下運行，這讓設計者能夠實現只需極少設計即可集成到系統中的解決方案。 本文將簡要討論一些在使用分立式石英晶體和定時 IC 順利設計定時電路時，必須滿足的重要性能要求和必須克服的設計挑戰。然后介紹 Abracon 的 SPXO 解決方案，說明設計人員如何利用這些器件來切實有效地滿足電子系統的定時需求。 晶體振蕩器的運行和設計挑戰 功耗是小型電池供電型無線設備的一個重要考慮因素。許多類似設備基于功耗極低的片上系統 (SoC) 無線電和處理器，可以支持連續數年的電池壽命。此外，由于電池可能是系統中最昂貴的部件，因此盡量減少電池的尺寸對控制設備成本非常重要。也就是說，待機電流往往是小型無線系統中最重要的電池壽命考慮因素，而待機電流往往由時鐘振蕩器主導。因此，至關重要好的一點就是盡量減少振蕩器的電流消耗。 遺憾的是，設計低功耗振蕩器可能是一個挑戰。節省能源的一個方法是通過進入“禁用”狀態并在需要時啟動振蕩器來盡量減少待機電流。然而，要求晶體振蕩器快速、可靠地啟動并非易事。設計者需要保證振蕩器在待機時處于低電流狀態，在所有工作和環境條件下具有可靠的啟動特性。 Pierce 振蕩器的配置常見于低功耗無線 SoC 中（圖 1）。Pierce 振蕩器基于晶體 (X) 和負載電容（C1 和 C2）構建，由一個使用內部反饋電阻的反相放大器包圍。在合適的條件下，當放大器的輸出被反饋到輸入端時，會產生負電阻并發生振蕩。 
圖 1：圍繞晶體 (X) 和負載電容 C1 和 C2 構建的基本 Pierce 振蕩器配置。（圖片來源：Abracon） 晶體結構復雜；本討論只關于在振蕩器中運行的晶體的頂層和簡化結構。 閉環增益余量 Gm 可以作為一個品質因數 (FOM) 來描述振蕩器相對于各種損耗的可靠性。閉環增益余量也被稱為振蕩裕度 (OA)。OA 低于 5 時會導致生產吞吐量低以及與溫度相關的啟動問題。OA 值等于或高于 20 的設計穩健耐用，在設計工作溫度范圍內運行可靠，并且不同生產批次對晶體和 SoC 性能特征的影響極小。 為了測量振蕩器的 OA，可在電路中添加可變電阻 Ra（圖 2）。增加 Ra 值，直到振蕩器無法啟動。這就是用來確定 OA 值的方法，如下所示：
其中： Rn 是負電阻 Re 是等效串聯電阻 (ESR)。
其中，負載電容 CL 的計算方法如下：
其中 Cs 是電路的可變電容器，電容值通常在 3.0 至 5.0 pF 之間。
圖 2：顯示了擴展晶體模型（中間方框）和用于測量振蕩裕度的可調電阻器 (Ra)。（圖片來源：Abracon） OA 取決于 ESR (Re)，而 ESR 則取決于石英晶體參數 Rm 和負載電容 CL。對于低功耗振蕩器，如低功耗無線設備中使用的振蕩器，Rm 和 CL 對 OA 的影響會增大。測量 OA 比較耗時，可能會延長開發過程。因此，該項工作可能被忽視，從而導致系統或設備投入生產時出現性能問題。 此外，通過設置高 OA 來確保振蕩器可靠運行，會導致其他問題。例如，OA 越高振蕩器電路性能越高，但可能會忽略由于晶體造成的功率損失。這種損耗可能是一個重要因素。再來看圖 2，晶體運動電阻 Rm 在電流周期性流經電阻時造成功率耗散。當 CL 較大時，會增加電流和損耗。因此，設計者需要在晶體的功率損耗和合理的 OA 值之間取得平衡。 避免抖動 設計石英晶體振蕩器時，了解和減少抖動是很重要的。抖動有兩種類型，通常都以均方根值來衡量： · 周期間 抖動：也叫相位抖動，是指幾個被測量的振蕩周期之間的最大時間差，通常至少測量 10 個周期。 · 周期 抖動：這是一個時鐘沿的最大變化，需測量每個周期，而非多個周期。 石英晶體振蕩器的主要抖動源包括電源噪聲、信號頻率的整數次諧波、不當的負載和端接條件、放大器噪聲和某些電路配置。根據不同的來源，可采用不同的方法盡量減少抖動。 · 使用旁路電容、片式磁珠或電阻電容 (RC) 濾波器來控制電源噪聲。 · 在要求極低抖動的關鍵應用中，建立一種控制諧波的方法至關重要（不再本文探討范圍）。 · 通過優化負載和端接條件，減少反射回輸出的功率。 · 避免使用包含鎖相環、乘法器或可編程功能的設計，因為它們往往會增加抖動。 · 連續電壓晶體振蕩器 使用 Abracon 的 ASADV、ASDDV 和 ASEDV SPXO，有利于設計偏置電壓在 1.60 至3.60 V 之間變化的系統（圖 3）。SPXO 系列涵蓋不同的頻率范圍；ASADV 器件的頻率為 1.25 MHz 至 100 MHz，ASDDV 和 ASEDV 器件的頻率為 1MHz 至 160MHz。該系列均符合 RoHS/RoHS II 標準，采用密封式陶瓷表面貼裝器件 (SMD) 封裝。在 -40°C 至 +85°C 的工作溫度范圍內，該系列頻率穩定性為 ±25ppm。
圖 3：ASADV（如圖所示）、ASDDV 和 ASEDV SPXO 采用密封式陶瓷封裝，工作溫度范圍為 -40℃ 至 +85℃。（圖片來源：Abracon） ASADV 的尺寸為 2.0 x 1.6 x 0.8 mm，ASDDV 的尺寸為 2.5 x 2.0 x 0.95 mm，ASEDV 尺寸為 3.2 x 2.5 x 1.2 mm。這三個系列可在各種常見的工作溫度范圍內工作，提供多種穩定性選擇以及兼容 CMOS/HCMOS/LVCMOS 的輸出格式。 重要的是，ASADV、ASDVD 和 ASEDV 系列針對低電流運行進行了優化（圖 4）。輸出啟用/禁用功能在禁用時電流降低至只有 10 μA。這些器件的最大啟動時間為 10 ms。
圖 4：ASEDV 的電流消耗與電源電壓的關系，這是該 SPXO 家族器件的典型性能（在 25℃±3℃ 下測量）。（圖片來源：Abracon） 所有三個系列的 SPXO 都具有特別低的電流消耗。對于 ASADV，在 25°C 溫度下對 15 pF 負載進行測量時，最大電流范圍為從 1.25 MHz 和 1.8 V 電源電壓下的 1.0 mA，到 81 MHz 和 3.3 V 電源電壓下的 14.5 mA。對于 ASDDV 和 ASEDV，最大電流范圍為從 1 MHz 和 1.8 V 電源電壓下的 1.0 mA，到 157 MHz 和 3.3 V 電源電壓下的 19 mA。 這些器件可以驅動多個負載，具有良好的電磁干擾 (EMI) 性能和低抖動性能。這些器件的均方根相位抖動 <1.0 ps，最大周期抖動為 7.0 ps。 SPXO 在整個工作溫度范圍內也具有良好的頻率穩定性（圖 5）。在許多應用中，這些振蕩器可以作為即插即用型解決方案，不需要任何設計工作。有了這些振蕩器，無需選擇偏置特定性振蕩器，并消除了與偏置有關的頻率變化。
圖 5：這些 SPXO 在整個工作溫度范圍內具有良好的頻率穩定性。該圖是 ASEDV 系列的典型圖。（圖片來源：Abracon） 最后，當沖擊和振動不是關鍵考慮因素時，ASADV、ASDVD 和 ASEDV 連續電壓表面貼裝晶體振蕩器可用于微機電系統 (MEMS) 振蕩器的低成本替代品。 總結 設計者需要精確和可靠的振蕩器，以便在廣泛的應用和工作溫度范圍內提供穩定的定時。分立式晶體控制振蕩器可以滿足所需的性能特征，但在技術上很難做到有效地使用晶體進行設計，并耗時并造成不必要的成本。此外，在外形尺寸方面也不是最優選擇。 如圖所示，設計者可以使用低功耗集成 SPXO。這種 SPXO 形成了即用型計時解決方案，在很寬的工作溫度范圍內實現了優良的的頻率穩定性。使用 SPXO，設計者可以減少元件數量，縮小解決方案尺寸，降低裝配成本并提高可靠性。 來源：Digi-Key 作者：Jeff Shepard |
