|
作者：胡春華 (Chunhua Hu)，多內核 DSP 芯片架構師；David Bell，多內核 DSP 應用經理 序言 隨著全球范圍內的海量數據對無線和有線網絡的強大沖擊，運營商面臨著嚴峻的挑戰，他們需要不斷推出既能滿足當前需求也能滿足未來需求的網絡。因此，通信基礎局端設備制造商在致力于降低每比特成本和功耗的同時，也在不斷尋求能夠滿足當前及至未來需求的核心技術。TI最新推出的新型 KeyStone 多內核 SoC 架構能夠游刃有余地滿足這些挑戰。 基于新型 KeyStone 多內核 SoC 架構的器件集成了多達 8 個TMS320C66x DSP CorePac，能夠實現無與倫比的定點與浮點處理能力。KeyStone 架構經精心設計，是一款效率極高的多內核存儲器架構，允許并行執行任務的同時，還能使所有的 CorePac實現全速處理。本文探討了 KeyStone 存儲器的層級結構，及其將如何與 SoC架構的其他組件進行連接以實現多內核全速處理。 下載白皮書全文： 
KeyStone存儲器架構.pdf
(1.71 MB)
|
