|
|
Achitecture（結構）：可編程集成電路系列的通用邏輯結構。
ASIC（Application Specific Integrated Circuit－專用集成電路）：適合于某一單一用途的集成電路產品。
ATE（Automatic Test Equipment－自動測試設備）：能夠自動測試組裝電路板和用于萊迪思 ISP 器件編程的設備。
BGA（Ball Grid Array－球柵陣列）：以球型引腳焊接工藝為特征的一類集成電路封裝。可以提高可加工性，減小尺寸和厚度，改善了噪聲特性，提高了功耗管理特性。
Boolean Equation（邏輯方程）：基于邏輯代數的文本設計輸入方法。
Boundary Scan Test（邊界掃描測試）：板級測試的趨勢。為實現先進的技術所需要的多管腳器件提供了較低的測試和制造成本。
Cell-Based PLD（基于單元的可編程邏輯器件）：混合型可編程邏輯器件結構，將標準的復雜的可編程邏輯器件（CPLD）和特殊功能的模塊組合到一塊芯片上。
CMOS（Complementary Metal Oxide Semiconductor－互補金屬氧化物半導體）：先進的集成電路加工工藝技術，具有高集成、低成本、低能耗和高性能等特征。CMOS 是現在高密度可編程邏輯器件（PLD）的理想工藝技術。
CPLD（Complex Programmable Logic Device－復雜可編程邏輯器件）：高密度的可編程邏輯器件，包含通過一個中央全局布線區連接的宏單元。這種結構提供高速度和可預測的性能。是實現高速邏輯的理想結構。理想的可編程技術是 E2CMOS?。
Density （密度）：表示集成在一個芯片上的邏輯數量，單位是門（gate）。密度越高，門越多，也意味著越復雜。
Design Simulation（設計仿真）：明確一個設計是否與要求的功能和時序相一致的過程。
E2CMOS?（Electrically Erasable CMOS－電子可擦除互補金屬氧化物半導體）：萊迪思專用工藝。基于其具有繼承性、可重復編程和可測試性等特點，因此是一種可編程邏輯器件（PLD）的理想工藝技術。
EBR（Embedded Block RAM－嵌入模塊RAM）：在 ORCA 現場可編程門陣列（FPGA）中的 RAM 單元，可配置成 RAM、只讀存儲器（ROM）、先入先出（FIFO）、內容地址存儲器（CAM）等。
EDA（Electronic Design Automation－電子設計自動化）：即通常所謂的電子線路輔助設計軟件。
EPIC （Editor for Programmable Integrated Circuit－可編程集成電路編輯器）：一種包含在 ORCA Foundry 中的低級別的圖型編輯器，可用于 ORCA 設計中比特級的編輯。
Explore Tool（探索工具）：萊迪思的新創造，包括 ispDS+HDL 綜合優化邏輯適配器。探索工具為用戶提供了一個簡單的圖形化界面進行編譯器的綜合控制。設計者只需要簡單地點擊鼠標，就可以管理編譯器的設置，執行一個設計中的類似于多批處理的編譯。
Fmax：信號的最高頻率。芯片在每秒內產生邏輯功能的最多次數。
FAE（Field Application Engineer－現場應用工程師）：在現場為客戶提供技術支持的工程師。
Fabless：能夠設計，銷售，通過與硅片制造商聯合以轉包的方式實現硅片加工的一類半導體公司。
Fitter（適配器）：在將一個設計放置到目標可編程器件之前，用來優化和分割一個邏輯設計的軟件。
Foundry：硅片生產線，也稱為 fab。 FPGA（Field Programmable Gate Array－現場可編程門陣列）：高密度 PLD 包括通過分布式可編程陣列開關連接的小邏輯單元。這種結構在性能和功能容量上會產生統計變化結果，但是可提供高寄存器數。可編程性是通過典型的易失的 SRAM 或反熔絲工藝一次可編程提供的。
"Foundry" ：一種用于ORCA 現場可編程門陣列（FPGA）和現場可編程單芯片系統（FPSC）的軟件系統。
FPGA（Field Programmable Gate Array－現場可編程門陣列）：含有小邏輯單元的高密度 PLD，這些邏輯單元通過一個分布式的陣列可編程開關而連接。這種體系結構隨著性能和功能容量不同而產生統計上的不同結果，但是提供的寄存器數量多。其可編程性很典型地通過易失 SRAM 或者一次性可編程的反熔絲來體現。
FPSC（Field Programmable System-on-a-Chip－現場可編程單芯片系統）：新一代可編程器件用于連接 FPGA 門和嵌入的 ASIC 宏單元，從而形成一芯片上系統的解決方案。
GAL? （Generic Array Logic－通用陣列邏輯）：由萊迪思半導體公司發明的低密度器件系統。
Gate（門）：最基本的邏輯元素，門數越多意味著密度越高。
Gate Array（門陣列）：通過邏輯單元陣列連接的集成電路。由生產廠家定制，一般會導致非再生工程（NRE）消耗和一些設計冗余。
GLB（Generic Logic Block－通用邏輯塊）：萊迪思半導體的高密度 ispPSI?器件的標準邏輯塊。每一個 GLB 可實現包含輸入、輸出的大部分邏輯功能。
GRP（Global Routing Pool－全局布線池）：專有的連接結構。能夠使 GLBs 的輸出或 I/O 單元輸入與 GLBs 的輸入連接。萊迪思的 GRP 提供快速，可預測速度的完全連接。
High Density PLD（高密度可編程邏輯器件）：超過 1000 門的 PLD。
I/O Cell（Input/Output Cell－輸入/輸出單元）：從器件引腳接收輸入信號或提供輸出信號的邏輯單元。
ISPTM（In-System Programmability－在系統可編程）：由萊迪思首先推出，萊迪思 ISP 產品可以在系統電路板上實現編程和重復編程。ISP 產品給可編程邏輯器件帶來了革命性的變化。它極大地縮短了產品投放市場的時間和產品的成本。還提供能夠對在現場安裝的系統進行更新的能力。
ispATETM：完整的軟件包使自動測試設備能夠實現：
1）利用萊迪思 ISP 器件進行電路板測試和
2）編程 ISP 器件。
ispVM EMBEDDEDTM：萊迪思半導體專用軟件由 C 源代碼算法組成，用這些算法來執行控制編程萊迪思 ISP 器件的所有功能。代碼可以被集成到用戶系統中，允許經由板上的微處理器或者微控制器直接編程 ISP 器件。
ispDaisy Chain Download Software （isp菊花鏈下載軟件）：萊迪思半導體專用器件下載包，提供同時對多個在電路板上的器件編程的功能。
ispDSTM：萊迪思半導體專用基于 Windows 的軟件開發系統。設計者可以通過簡單的邏輯公式或萊迪思 - HDL 開發電路，然后通過集成的功能仿真器檢驗電路的功能。整個工具包提供一套從設計到實現的方便的、低成本和簡單易用的工具。
ispDS+TM：萊迪思半導體兼容第三方HDL綜合的優化邏輯適配器，支持PC和工作站平臺。IspDS+ 集成了第三方 CAE 軟件的設計入口和使用萊迪思適配器進行驗證，由此提供了一個功能強大、完整的開發解決方案。第三方 CAE 軟件環境包括：Cadence， Date I/O-Synario，Exemplar Logic，ISDATA， Logical Devices，Mentor Graphics，OrCAD， Synopsys，Synplicity 和 Viewlogic。
ispGAL?：具有在系統可編程特性的 GAL 器件
ispGDSTM：萊迪思半導體專用的 ISP 開關矩陣被用于信號布線和 DIP 開關替換。
ispGDXTM：ISP 類數字交叉點系列的信號接口和布線器件。
ispHDLTM：萊迪思開發系統，包括功能強大的 VHDL 和 Verilog HDL 語言和柔性的在系統可編程。完整的系統包括：集成了 Synario， Synplicity 和 Viewlogic 的綜合工具，提供萊迪思 ispDS+ HDL 綜合優化邏輯適配器。
ispLSI?：萊迪思性能領先的 CPLD 產品系列的名稱。世界上最快的高密度產品，提供非易失的，在系統可編程能力和非并行系統性能。
ispPAC?：萊迪思唯一的可編程模擬電路系列的名稱。世界上第一個真正的可編程模擬產品，提供無與倫比的所見即所得（WYSIYG）邏輯設計結果。
ispSTREAMTM：JEDEC 文件轉化為位封裝格式，節省原文件1/8 的存儲空間。
ispTATM：萊迪思靜態時序分析器，是 ispDS+ HDL 綜合優化邏輯適配器的組成部分。包括所有的功能。使用方便，節省了大量時序分析的代價。設計者可以通過時序分析器方便地獲得任何萊迪思 ISP 器件的引腳到引腳的時序細節。通過一個展開清單格式方便地查看結果。
ispVHDLTM：萊迪思開發系統。包括功能強大的 VHDL 語言和靈活的在系統可編程。完整的系統工具包括 Synopsys，Synplicity 和 Viewlogic，加上 ispDS+ HDL 綜合優化邏輯適配器。
ispVM System：萊迪思半導體第二代器件下載工具。是基于能夠提供多供應商的可編程支持的便攜式虛擬機概念設計的。提高了性能，增強了功能。
JEDEC file（JEDEC 文件）：用于對 ispLSI 器件編程的工業標準模式信息。
JTAG（Joint Test Action Group－聯合測試行動組）：一系列在主板加工過程中的對主板和芯片級進行功能驗證的標準。
Logic（邏輯）：集成電路的三個基本組成部分之一：微處理器內存和邏輯。邏輯是用來進行數據操作和控制功能的。
Low Density PLD（低密度可編程邏輯器件）：小于1000 門的 PLD，也稱作 SPLD。
LUT （Look-Up Table－查找表）：一種在 PFU 中的器件結構元素，用于組合邏輯和存儲。基本上是靜態存儲器（SRAM）單元。
Macrocell（宏單元）：邏輯單元組，包括基本的產品邏輯和附加的功能：如存儲單元、通路控制、極性和反饋路徑。
MPI（Microprocessor Interface－微處理器接口）：ORCA 4 系列 FPGA 的器件結構特征，使 FPGA 作為隨動或外圍器件與 PowerQUIC mP 接口。
OLMC（Output Logic Macrocell－輸出邏輯宏單元）：D 觸發器，在輸入端具有一個異或門，每一個 GLB 輸出可以任意配置成組合或寄存器輸出。
ORCA（Optimized Reconfigurable Cell Array－經過優化的可被重新配置的單元陣列）：一種萊迪思的 FPGA 器件。
ORP（Output Routing Pool－輸出布線池）：ORP 完成從 GLB 輸出到 I/O 單元的信號布線。I/O 單元將信號配置成輸出或雙向引腳。這種結構在分配、鎖定 I/O 引腳和信號出入器件的布線時提供了很大的靈活性。
PAC（Programmable Analog Circuit－可編程模擬器件）：模擬集成電路可以被用戶編程實現各種形式的傳遞函數。
PFU（Programmable Function Unit－可編程功能單元）：在 ORCA 器件的PLC中的單元，可用來實現組合邏輯、存儲、及寄存器功能。
PIC （Programmable I/O Cell－可編程 I/O 單元）：在 ORCA FPGA 器件上的一組四個 PIO。PIC 還包含充足的布線路由選擇資源。
Pin（引腳）：集成電路上的金屬連接點用來：
1）從集成電路板上接收和發送電信號；
2）將集成電路連接到電路板上。
PIO（Programmable I/O Cell－可編程I/O單元）：在 ORCA FPGA 器件內部的結構元素，用于控制實際的輸入及輸出功能。
PLC（Programmable Logic Cell－可編程邏輯單元）：這些單元是 ORCA FPGA 器件中的心臟部分，他們被均勻地分配在 ORCA FPGA 器件中，包括邏輯、布線、和補充邏輯互連單元（SLIC）。
PLD（Programmable Logic Device－可編程邏輯器件）：數字集成電路，能夠被用戶編程執行各種功能的邏輯操作。包括：SPLDs， CPLDs 和 FPGAS。
Process Techonology（工藝技術）：用來將空白的硅晶片轉換成包含成百上千個芯片的硅片加工工藝。通常按技術（如：E2CMOS）和線寬 （如：0.35 微米）分類。
Programmer（編程器）：通過插座實現傳統 PLD 編程的獨立電子設備。萊迪思 ISP 器件不需要編程器。
Schematic Capture（原理圖輸入器）：設計輸入的圖形化方法。
SCUBA（Software Compiler for User Programmable Arrays－用戶可編程陣列綜合編譯器）：包含于 ORCA Foundry 內部的一種軟件工具，用于生成 ORCA 特有的可用參數表示的諸如存儲的宏單元。
SLIC （Supplemental Logic Interconnect Cell－補充邏輯相互連接單元）：包含于每一個 PLC 中，它們有類似 PLD 結構的三態、存儲解碼、及寬邏輯功能。
SPLD（SPLD－簡單可編程邏輯器件）：小于 1000 門的 PLD，也稱作低密度 PLD。
SWL（Soft-Wired Lookup Table－軟連接查找表）：在 ORCA PFU 的查找表之間的快速、可編程連接，適用于很寬的組合功能。
Tpd：傳輸延時符號，一個變化了的輸入信號引起一個輸出信號變化所需的時間。
TQFP（Thin Quad Flat Pack－薄四方扁平封裝）：一種集成電路的封裝類型，能夠極大地減少芯片在電路板上的占用的空間。TQFP 是小空間應用的理想選擇，如：PCMCIA 卡。
UltraMOS?：萊迪思半導體專用加工工藝技術。
Verilog HDL：一個專用的、高級的、基于文本的設計輸入語言。
VHDL：VHSIC 硬件描述語言，高級的基于文本的設計輸入語言。
模擬術語表
ADC（模擬/數字轉換器）：將模擬信號轉換成數字信號的電路。
Attenuation（阻尼）：一種將信號變弱的因素
Auto calibration （自動校正）：一個 PAC 芯片從偏移自動恢復到正確設定值的過程。環境因素（溫度、時間）的影響可以得到補償，使得芯片的值更為精確。
BＡnd-pass filter（帶通濾波器）：一種濾波器，允許在一個高、低頻率范圍內的信號通過。所有其它頻率的信號被過濾掉。
BＡndwidth（帶寬）：一個模擬信號能夠通過的最大信號頻率范圍的尺度。
Biquad filter（雙二階濾波器）：一種低通濾波器，可以實現二階傳遞函數。
Buffer（緩沖器）：用來驅動重載的集成電路，通常的緩沖器的增益是一。
CMR（Common-Mode Rejection－共模抑制）：描述一個差分信號在共模電壓下的衰減值。如果CMR除以系統增益（即參考輸入）。術語就變成 CMRR 或共模抑制比。
Common-mode voltage（共模電壓）：描述兩個差分輸入端的公共的電壓。
Comparator（比較器）：一個比較兩個電壓 A 和 B 的電路。當 A 的電壓比 B 的電壓高時，輸出高電位。輸出是數字信號，或者是高，或者是低。
DAC（數模轉換器）：將數字信號轉換成模擬信號的電路。
Differential ADC（差分模擬/數轉換器）：一個帶有差分輸入的模/數字轉換器。這意味著，輸入信號是由兩個電壓差表示，這樣極大的降低噪聲和其它干擾因素的影響。
Differential inputs（差分輸入）：信號是由兩個電壓或電流的差所表示的差分信號。實際上，差分輸入從兩個輸入信號之間相減。 結果是使噪聲降低，因為在兩個輸入中的噪聲已經被減掉。剩下的只有信號。
Distortion（失真）：一個電路處理信號時對信號產生的線性誤差的測量。
Filter（濾波器）：執行過濾功能的電路。比如：從信號中去除某些不理想的信號。通常，濾波器是去除某些特殊頻率的信號。
Gain（增益）：信號放大的因子
High-pass filter（高通濾波器）：一種類型的濾波器，只允許高于某一頻率的信號通過。（所有低于限定頻率的信號都將被衰減掉）。
Input bias current（輸入偏置電流）：流入或流出一個模擬輸入引腳的電流總數。當偏置電流與輸入信號源阻抗作用時，會增加測量的誤差。
Input impedance（輸入阻抗）：一個輸入放在一個驅動它的信號源的負載數量。高輸入阻抗能夠減小電路連接時信號的變化。因而也是最理想的。
Input offset current（輸入補償電流）：輸入偏置電流的差值，例如，輸入一個放大器的兩個差分輸入端（+）和（-）的偏置電流差值。
Input voltage range（輸入電壓范圍）：能夠作為一個模擬輸入并實現具體功能的最大和最小的信號。
Instrument amplifier（儀用放大器）：執行信號放大功能的電路
Ladder filter（梯型濾波器）：是一種低通濾波器。梯型濾波器屬于最魯棒型（也就是說，對寄生效應和公差不敏感），但是它也是最難設計的。
Low-pass filter（低通濾波器）：該濾波器只允許低于某一頻率的信號通過。（此頻率以上的信號被削弱。）特征頻率通常指轉角頻率。
Magnitude（幅度）：信號的振幅或者大小。
Noise（噪音）：通常是不需要的信號。有時是由于板上的其他電氣行為（干擾）或者由于熱、或者其他物理條件產生的。例子包括數字噪音（例如，從一個數字板輻射來的），或者來自于整流發動機、開關等等的干擾。
Offset（偏移）：一個信號偏離所需電壓或者電流的固定數量
Output Amplifier（輸出放大器）：一種用于放大信號的電路，可承載很重的負荷。
Output impedance（輸出阻抗）：與模擬輸出串聯表示的等價阻抗。阻抗越小，驅動更大負載的能力就越高。
Output voltage range（輸出電壓量程）：提供和保持在推薦操作范圍內的一個模擬輸出的最大和最小信號（例如，不發生過載）。
Phase（相位）：時間或者延遲上的差異。通常來講，該術語用來表示相位遷移，意思是，比如，一個輸出信號相對其輸入信號的延遲。
Power supply rejection（電源抑制）：測量電源電壓的偏差耦合到一個模擬電路的輸出信號到什么程度。如果PSR被系統增益分割（因而涉及輸入），該術語變成 PSRR，或者電源抑制比。
Pulse width modulation（脈寬調制－PWM）：根據輸入信號成比例地改變輸出脈沖寬度。
Rectification（整流）：把雙極性信號改變成單極性信號的函數。通常，用一個參考和一個比較器來實現該函數。
Sample Rate（采樣速率）：一個 A/D 或者 D/A 轉換器的速度技術規格。它描述了最大數據通過量，用每秒采樣數或者赫茲來測量。例如，100ks/s，或者 100kHz。
Sensor（傳感器）：由一個轉換器和一些信號調節電路組合而成。轉換器把一些諸如溫度、壓力、濕度等的物理條件轉換成一個電信號（典型信號為電壓或者電流）。信號調節電路也許接著再進行放大和濾波，或者進行其他類型的校正。
Single-ended input（單端輸入）：一個輸入信號的參考是固定值，通常為接地端。耦合到信號上的噪音將直接增加測量誤差。
Slew rate（轉換速度）：得到一個模擬信號的電壓相對時間的最大改變量的測量值。
Total harmonic distortion（總諧波失真－THD）：一個模擬電路處理信號后，在一個特定頻率范圍內所引入的總失真量。
Transducer（轉換器）：一個器件把某些物理條件，比如溫度、壓力、濕度等等，轉換成一個電信號（通常是電壓或者電流）。通常需要對輸出做信號調節，因為它有誤差（偏移，非線性，溫度依賴性），造成振幅太小，或者信號太弱而不足以驅動負載。
Transient response（瞬態響應）：把信號應用到電路時所觀察到的時域響應。通常用時間量測量該響應，即一個模擬信號從輸入條件的瞬間變化，到達并保持指定誤差帶所需要的時間量。
Tuning（調諧）：系統地調整。調諧濾波器就是說調整元件（例如，R，C，L）到合適的數值來滿足所需的濾波器響應。
Tweaking（補償配置）：稍微變化一個電路中的一個信號，來補償由于元件或者系統錯誤而帶來的某些變動。為了優化系統操作，通常采取這種措施來結束一個系統設置。
Voltage controlled oscillator（電壓控制振蕩器－VCO）：一個振蕩器，其輸出頻率隨著輸入信號而變化。
Voltage reference（參考電壓）：在一定的溫度范圍內和電源條件下，一個電路產生一個非常精確穩定的電壓。 |
|
發表于 2011-8-4 10:37:37
收藏
頂
踩