你設計的PCB達標了嗎？6個技巧教你解決EMI問題

板兒妹0517

電磁干擾（EMI）歷來是讓PCB設計工程師們頭疼的一個問題，它威脅著電子設備的安全性、可靠性和穩(wěn)定性。因此，我們在設計PCB時，需要遵循一定的原則，使電路板的電磁干擾控制在一定的范圍內，達到設計要求和標準，提高電路的整體性能。

電磁干擾（EMI）
電磁干擾有傳導干擾和輻射干擾兩種。傳導干擾是指通過導電介質把一個電網絡上的信號耦合（干擾）到另一個電網絡。輻射干擾是指干擾源通過空間把其信號耦合（干擾）到另一個電網絡。在高速PCB及系統(tǒng)設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內其他子系統(tǒng)的正常工作。
解決EMI問題的6個技巧
為了抑制電磁干擾，可采取如下措施：
1. 將PCB接地
降低EMI的一個重要途徑是設計PCB接地層。第一步是使PCB電路板總面積內的接地面積盡可能大，這樣可以減少發(fā)射、串擾和噪聲。將每個元器件連接到接地點或接地層時必須特別小心，如果不這樣做，就不能充分利用可靠的接地層的中和效果。
一個特別復雜的PCB設計有幾個穩(wěn)定的電壓。理想情況下，每個參考電壓都有自己對應的接地層。但是，如果接地層太多會增加PCB的制造成本，使價格過高。折衷的辦法是在三到五個不同的位置分別使用接地層，每一個接地層可包含多個接地部分。這樣不僅控制了電路板的制造成本，同時也降低了EMI和EMC。

2. 電源與地合理布線
PCB電源與地的布線是否合理是整個電路板減小電磁干擾的關鍵所在。電源線和地線的設計是PCB中不可忽視的問題，往往也是難度最大的一項設計，設計時應遵循以下原則：
a.增大走線的間距以減少電容耦合的串擾；
b.電源線和地線應平行走線，以使分布電容達到最佳；
c.根據(jù)承載電流的大小，盡量加粗電源線和地線的寬度，減小環(huán)路電阻，同時使電源線和地線在各功能電路中的走向和信號的傳輸方向一致，這樣有助于提高抗干擾能力；
d.電源和地應直接走線在各自的上方，從而減小感抗和使回路面積最小，盡量使地線走在電源線下面；
e.地線越粗越好，一般地線的寬度不小于3mm；
f.將地線構成閉環(huán)路以縮小地線上的電位差值，提高抗干擾能力；
g.在多層板布線設計時，可將其中一層作為“全地平面”，這樣可以減少接地阻抗，同時又起到屏蔽作用。
3. 濾波
在電源線上和在信號線上都可以采取濾波來減小EMI，方法有三種：去耦電容、EMI濾波器、磁性元件。EMI濾波器如下圖所示。

▲濾波器的類型
4. 減小環(huán)路
每個環(huán)路都相當于一個天線，因此我們需要盡量減小環(huán)路的數(shù)量，環(huán)路的面積以及環(huán)路的天線效應。確保信號在任意的兩點上只有唯一的一條回路路徑，避免人為環(huán)路，盡量使用電源層。
5. 避免90°角
為降低EMI，應避免走線、過孔及其它元器件形成90°角，因為直角會產生輻射。在該角處電容會增加，特性阻抗也會發(fā)生變化，導致反射，繼而引起EMI。 要避免90°角，走線應至少以兩個45°角布線到拐角處。
6. 電纜和物理屏蔽
承載數(shù)字電路和模擬電流的電纜會產生寄生電容和電感，引起很多EMC相關問題。如果使用雙絞線電纜，則會保持較低的耦合水平，消除產生的磁場。對于高頻信號，必須使用屏蔽電纜，其正面和背面均接地，消除EMI干擾。
物理屏蔽是用金屬封裝包住整個或部分系統(tǒng)，防止EMI進入PCB電路。這種屏蔽就像是封閉的接地導電容器，可減小天線環(huán)路尺寸并吸收EMI。
（圖文內容整理自網絡）
抗“疫”時期，學習不能停。在疫情結束之前，快點學院將聯(lián)合騰訊課堂，持續(xù)開放部分課程供大家免費在線學習！大家可以在“騰訊課堂”搜索【快點PCB學院】找到相關課程噢~

高速PCB設計：邁威科技 http://www.cnmaxwell.com/
PCB設計培訓：快點PCB學院 http://www.eqpcb.com/