|
Ncore緩存一致性互連IP和Platform Architect MCO快速跟蹤環(huán)境的整合用於自動(dòng)駕駛和人工智能（AI）市場(chǎng) 商用系統(tǒng)級(jí)芯片（SoC）互連IP供應(yīng)商Arteris IP今天宣布，將Ncore Cache Coherent IP與Synopsys的Platform Architect MCO仿真和分析環(huán)境整合到一起，提高了神經(jīng)網(wǎng)絡(luò)和自動(dòng)駕駛系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)人員在配置、仿真和分析下一代多核架構(gòu)的系統(tǒng)級(jí)性能及功耗方面的能力。 對(duì)于具有人工智能（AI）和自動(dòng)駕駛系統(tǒng)功能的芯片，這一整合尤為重要，因?yàn)檫@些芯片通常需要使用復(fù)雜的緩存、互連和存儲(chǔ)器架構(gòu)把多個(gè)異構(gòu)處理組件連接起來， 沒有快速精確和內(nèi)部可視性的仿真，所有這些組件都難以分析、優(yōu)化和調(diào)整。由于Ncore IP已經(jīng)迅速地被包括恩智浦、東芝和其他在汽車電子和人工智能方面領(lǐng)先的企業(yè)所采用，把這些企業(yè)的產(chǎn)品和設(shè)計(jì)流程緊密地結(jié)合起來，將使得整個(gè)人工智能和神經(jīng)網(wǎng)絡(luò)系統(tǒng)級(jí)芯片市場(chǎng)受益。 Arteris公司工程副總裁Joe Butler說：“我們與Synopsys Platform Architect的整合為Ncore用戶提供了對(duì)Ncore互連IP及其可配置緩存的內(nèi)部無以倫比的可視性，為架構(gòu)設(shè)計(jì)人員和設(shè)計(jì)團(tuán)隊(duì)提供了關(guān)于其系統(tǒng)的詳細(xì)知識(shí)，從而可以用于進(jìn)一步的優(yōu)化和性能驗(yàn)證。”他指出，“我們與Synopsys公司聯(lián)合開展的工程已經(jīng)產(chǎn)生了一個(gè)綜合解決方案，這是設(shè)計(jì)和配置復(fù)雜異構(gòu)多核系統(tǒng)級(jí)芯片的最簡(jiǎn)單方法。” Arteris Ncore IP和Synopsys Platform Architect的整合，為神經(jīng)網(wǎng)絡(luò)和自動(dòng)駕駛系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)帶來以下益處： • 針對(duì)性能和功耗進(jìn)行更早期的架構(gòu)探索。由于硬件形式的加速器和客戶自定義的系統(tǒng)緩存體系結(jié)構(gòu)在系統(tǒng)級(jí)芯片中應(yīng)用激增，使用spreadsheets電子表格進(jìn)行這種類型的分析已經(jīng)變得不可行。這一整合可以提供更淮確的結(jié)果，而且更快。 • 對(duì)Ncore互連內(nèi)部狀態(tài)的無與倫比的可視性，從而可以在整個(gè)系統(tǒng)范圍內(nèi)對(duì)高速緩存的統(tǒng)計(jì)數(shù)據(jù)（例如，利用率、命中/未命中等）和互連的度量（例如帶寬、延遲等）進(jìn)行詳細(xì)的分析。 • 更容易地組裝性能模型,以便在系統(tǒng)級(jí)芯片范圍進(jìn)行分析;有最大的數(shù)據(jù)庫提供來自眾多供應(yīng)商的IP體系結(jié)構(gòu)模型,並有廣泛的工作負(fù)載可供選擇，為仿真提供數(shù)據(jù)流和激勵(lì)信號(hào)。 • 互連模型的性能和靈活性在業(yè)界領(lǐng)先。今天的16納米以下的系統(tǒng)既龐大又復(fù)雜。Ncore Fast SystemC模型的性能能夠支持通過快速分析各種架構(gòu)方案對(duì)復(fù)雜的系統(tǒng)級(jí)芯片的各種設(shè)計(jì)參數(shù)迸行探索。 Synopsys公司Verification Continuum解決方案副總裁Chris Tice說：“開發(fā)神經(jīng)網(wǎng)絡(luò)和自動(dòng)駕駛系統(tǒng)級(jí)芯片的團(tuán)隊(duì)必須盡快驗(yàn)證確認(rèn)候選架構(gòu)，然后針對(duì)性能、功耗和面積進(jìn)行優(yōu)化。”他表示， “這些體系結(jié)構(gòu)可以使用硬件加速器進(jìn)行不同的組合，如果沒有最先進(jìn)的仿真技術(shù)，就很難進(jìn)行分析。將Platform Architect MCO和Ncore結(jié)合起來，設(shè)計(jì)人員就能夠更快地分析整個(gè)異構(gòu)多核的系統(tǒng)級(jí)芯片架構(gòu)。” Arteris公司工程副總裁Joe Butler說：“我們與Synopsys Platform Architect的整合為Ncore用戶提供了對(duì)Ncore互連IP及其可配置緩存的內(nèi)部無以倫比的可視性，為架構(gòu)設(shè)計(jì)人員和設(shè)計(jì)團(tuán)隊(duì)提供了關(guān)于其系統(tǒng)的詳細(xì)知識(shí)，從而可以用于進(jìn)一步的優(yōu)化和性能驗(yàn)證。”他指出，“我們與Synopsys公司聯(lián)合開展的工程已經(jīng)產(chǎn)生了一個(gè)綜合解決方案，這是設(shè)計(jì)和配置復(fù)雜異構(gòu)多核系統(tǒng)級(jí)芯片的最簡(jiǎn)單方法。” |
