|
與其它存儲器技術相比，DDRSDRAM具有出眾性能、很低的功耗以及更具競爭力的成本�？膳c以前的SDRAM技術相比，DDRx存儲器需要一個更復雜的電源管理新架構。本文探討了DDR電源管理架構的理想選擇。 與其它存儲器技術相比，DDRSDRAM具有出眾性能、很低的功耗以及更具競爭力的成本，目前已普遍應用在桌面電腦和便攜計算應用中。 最初，DDR的數據傳輸速率只有266MBps，而普通SDRAM的速率只有133MBps。隨后，DDR數據傳輸速率增加400MBps。第二代DDR，即2004年初登場的DDR2，將數據速率從400MBps提高到667MBps，而同時還進一步降低了功耗。 目前，第一代DDR仍在存儲器市場中占主流地位，但DDR2正在快速地搶得市場份額，并可望在2005年底兩者的市場份額將出現轉折點。但不論DDR內存多么受歡迎，與以前的SDRAM技術相比，DDRx存儲器需要一個更復雜的電源管理新架構。 DDR電源管理架構圖1給出了第一代DDR存儲器的基本電源管理架構。在DDR存儲器中，輸出緩沖器是推挽級，而輸入吸收器是差動級，這就需要一個參考電壓的偏置中點VREF，從而需要一個能提供和吸收電流的輸入電壓終端。 最新的特性(提供和吸收電流)使DDRVTT終端與PC主板上的其它終端有所不同。在連接CPU和存儲器通道集線器(MCH)的前端系統總線中，它們的差別特別值得注意。由于該終端接到正電壓上，因而只要求具有吸收電流的能力，所以DDRVTT終端不能夠重復利用或適應以前的VTT終端，而是需要新的電源設計。 第一代DDR存儲器的邏輯門由2。5V電源供電。在芯片組任何輸出緩沖器與存儲器模塊相應的輸入吸收器之間，一般可以找到需要正確端接電阻RT和RS的一條走線或者走線分支(參見圖1)。當考慮所有阻抗(包括輸出緩沖器的阻抗)時，每個端接線都可吸收或提供±16。2mA的電流。對于發送器和吸收器之間走線比較長的系統，必須在走線兩端端接電阻，以使電流增加一倍。 DDR邏輯所要求的2。5VVDDQ的誤差為+200mV。為保持噪聲容限，VTT必須以±3%的精度跟隨VDDQ變化，且必須等于VDDQ/2，大約為1。25V，精度±3%。最終VREF必須與VTT相差+40mV。這些跟隨要求以及VTT必須能夠提供和吸收電流的要求，給DDR存儲器的供電帶來了獨特挑戰。 1 最壞情況下的電流消耗 VTT終端：假設128MB存儲器系統有128位總線、8個數據選通、8個屏蔽位、8個VCC位、40條地址線(兩組20條地址線)，則共有192個信號/電源線。每條線消耗電流16。2mA，則最大電流消耗為192×16。2mA=3。11A。 VDDQ電壓峰值：VTT吸收電流時VDDQ供應電流，因此VDDQ的電流是單向的，因此其最大電流就等于VTT的最大電流3。11A。 平均功耗：一個128MB存儲器模塊一般由8個128Mb的器件組成，平均消耗990mW功率，除去VTT終端消耗的功率，IDDQ從VDDQ抽取的平均電流為IDDQ=PDDQ/VDDQ=990mW/2。5V=0。396A。 同樣，終端電阻消耗的平均功率PTT為660mW，從VTT抽取的電流ITT為ITT=PTT/VTT=660mW/1。25V=0。528A。 最后，應選擇足夠大的VREF電流(IREF)，使VREF電源具有足夠低的阻抗以提供良好的抗干擾性(小于5mA)。綜上所述，128MBDDR存儲器的主要靜態設計參數如下： VDDQ=2。5V； IDDQ=0。396A(平均值)或者3。11A(峰值)(提供電流)； VTT=VDDQ/2=1。25V； ITT=0。528A(平均值)，3。11A峰值(提供和吸收電流)； VREF=VDDQ/2=1。25V； IREF=5mA。 當然，除了向終端負載供電外，如果VDDQ還向其它負載供電，則必須相應增大其容量。 2 瞬態工作模式 DDR存儲器的官方文件JEDECJESD79andJESD8-9規定，VTT電壓必須等于VDDQ電壓的一半，且誤差必須小于±3%。這個誤差應該包括信號線轉換引起的總線上的負載瞬變。但若要估計VTT電源所需的電容大小，還缺少兩個必要參數。 JEDEC規范沒有說明VTT跟隨VDDQ變化緊密程度(兩者的差別)，也沒有規定VTT的最大負載瞬態。 實際上，該規范希望使噪聲容限最大化，因此不強制VTT在所有時間都等于VDDQ的一半，兩者差別越大，系統就越魯棒。因此，產生VTT最好需要一個帶寬較寬的開關轉換器。 對于VTT負載瞬態，電流將從+3。11A階躍到－3。11A，從提供電流轉到吸收電流。這個具有40mV窗口的6。22A階躍需要一個有效串聯電阻(ESR)僅為7mΩ的輸出電容，但從兩個方面的實際考慮可以降低這個要求。 首先，實際的DDR存儲器并不真正需要3。11A的電流，測量表明典型電流在0。5~1A范圍內。 其次，吸收電流和提供電流兩種狀態的轉變非常快，以致轉換器檢測不到過渡過程。為了從最大正向電流轉到最大負向電流，要求總線從全1轉到全0，然后在至少等于轉換器翻轉間隔的一段時間內，保持該狀態不變。因為這個時間間隔為10μs數量級，總線的工作頻率為100MHz，所以需要在全0狀態保持1000個周期。這樣，事實上VTT輸出電容的ESR大約只需要40mΩ。 3 待機工作模式 DDR存儲器支持待機工作模式。在這種模式下，存儲器保持其內容而不再進行尋址訪問，可在處于待機狀態的筆記本電腦中看到這種工作模式。在待機模式下存儲器芯片沒有通訊活動，因此VTT電源可以關閉以節省電能。當然，VDDQ必須處于工作狀態以使存儲器保持其內容。 4 線性調節與開關調節 正如前面提到的，DDR系統的平均功率消耗為：PDDQ=990mW，PTT=660mW�？偣臑镻TOTDDR=990mW+660mW=1650mW。比較而言，一個同等容量的DRAM系統消耗功率為2040mW。 如果為VTT端接一個線性調壓器，根據VOUT/VIN=VTT/VDDQ=0。5，該PTT功率只有50%的使用效率，這樣額外的660mW功率就消耗在VTT調壓器上，從而使整個功率消耗上升到1650+660=2310mW。這個數值大于SDRAM存儲器消耗的相應功率，這使DDR存儲器的優點不復存在，而只有低功耗的虛名而已。 至于PDDQ的推出，相對于傳統3。3V的電源，大多數電源優勢來自于2。5V的VDDQ。但是在典型的PC環境中，電源提供3。3V電壓，而不是2。5V電壓，2。5V電壓需要由主板來提供。另外，除非采用一個有效的調壓機制來產生VDDQ，否則就會喪失低功耗的優勢。因此開關調壓將成為處理DDR存儲器PDDQ和PTT功率的最佳選擇。 在采用DDR2的情況下，VDDQ從2。5V下降到1。8V，VTT從1。25V下降到0。9V，吸收/提供電流的能力為±13。4mA，因此DDR2存儲器所消耗的功率要比第一代DDR小很多。 例如，DDR2-533的功耗大約只有DDR400的一半。前面針對DDR所做的所有靜態和動態分析也適用于DDR2。DDR2的終端設計與圖1中所示的DDR的終端略微有些不同，它的終端電阻集成在存儲器片上，而非布置在主板上，另外還需要一個外部VTT終端電壓。由于DDR2的功耗很低，因此可以使用線性調壓器，特別是當簡潔和低成本比減小功耗更重要的應用中，更是如此。 |
