|
ATmega103單片機是ATMEL公司推出的精簡指令集(RISC)AVR(ADVANCE RISC)系列單片機產品,這是一種增強型RISC結構,采用了CMOS技術的8位微控制器該結構能有效支持高級語言以及密集度極大的匯編器代碼程序｡ 跳頻系統(FH)是指載波頻率按某種跳頻圖案(跳頻序列)在很寬的頻帶范圍內跳變的通信系統,由于該系統具有抗干擾､抗多徑和抗衰落性等能力,故在軍用和民用領域都得到了廣泛的應用｡本系統方案中,信號處理模塊主要完成跳頻模式(FH)下有關數字信號的處理,包括話音編解碼､話音組織及與同步有關的操作等,這些技術目前是跳頻系統的關鍵技術之一｡ 本文介紹ATmega103單片機的特點及其在FH系統數字信號處理模塊中的使用方法,同時詳細介紹SPI(Serial Peripheral Interface)的特點和應用｡ 1 ATmega103單片機概述 ATmega103是基于AVR RISC結構的8-bit低功耗CMOS微處理器,它吸取了PIC系列及8051系列單片機的優點,并作了重大改進,其特點如下: ●供電電壓為2.7~6V,主頻最高可達12MHz; ●具有120條指令,大多數指令執行時間為單個時鐘周期; ●帶有128k字節片內可下載的Flash存儲器(SPI串行下載1000次壽命)和4k字節的片內RAM以及4k字節的片內EEPROM; ●有32條可編程I/O線､8條輸入線和8條輸出線; ●具有32個8位通用寄存器; ●內含2個8位定時器和1個16位定時器; ●帶有可編程串行UART+SPI接口; ●具有內部中斷源和8個外部中斷源; ●帶有8通道10位A/D轉換器､片內模擬比較器以及看門狗等電路; ●可在線編程｡ ATmega103因其上述特點使其成為一種適合于多功能､快速,且具有高度靈活性和高性價比的微控制器｡ 2 跳頻信號處理對單片機的要求 跳頻信號處理模塊是FH電臺的關鍵部分之一,主要用于完成電臺的同步及有關數據處理組織等任務｡單片機是該模塊的核心,模塊的許多功能都是在單片機的直接或間接參與下完成的｡綜合考慮,單片機在該模塊中的作用大致如下: (1)完成大量數據交換,因為電臺在工作時需要接收或傳送大量其它單片機以及模塊內部的有關參數數據; (2)完成快速實時處理功能,因為模塊對許多信息要求立即處理,例如TOD(Time of Day)信息､話音數據､實時工作頻率計算等｡ (3)用于數據交換,包括單片機接口､TOD､同步信息､控制狀態參數數據接口等｡ (4)完成大量運算｡一般電臺在FH工作方式時,每跳都需要計算TOD､工作頻率､接收或發送數據的重新組織｡ (5)通過足夠的I/O口來提供多種控制狀態線,以供電臺及模塊內部使用｡ (6)通過片內大量數據來存儲區存取運算過程中產生的大量中間數據｡ 3 設計思路 根據電臺FH信號處理模塊對單片機的要求,如果選用89C5X系列單片機,不但在實現功能上比較困難(如運算速度､I/O口數量等),而且所需的外圍擴展電路也必須增加(如RAM,通信口等)｡而選用ATmega103單片機則能較好地滿足設計要求,因此,本設計選用ATmega103單片機來實現信號處理模塊的功能｡圖1所示是其硬件原理圖｡ 此外,在實際使用中,還需注意軟件設計｡為了便于調試､維護及功能擴展,該系統采用模塊化程序設計方案;而且考慮到軟件的可靠性,還增加了容錯和冗余設計;同時,針對數據接口多的特點,程序中還設計了簡明､通用性的接口通信協議｡ 4 Atmega103的SPI在FH中的應用 由上述描述可知,SPI在設計中占有重要的地位,模塊內部的主要控制和數據交換都由其完成,下面詳細介紹SPI在模塊中的設計方法｡ 4.1 SPI的工作原理 ATmega103和外設之間可通過SPI進行高速同步數據傳輸｡主從CPU的SPI連接見圖2所示｡其中,SCK為主機的時鐘輸出和從機的時鐘輸入｡把數據寫入主機SPI數據寄存器的操作將啟動SPI時鐘產生器,此時,數據將從主機的MOSI移出,并從從機的MOSI移入,移完一個字節后,SPI時鐘停止,并設置發送結束標志｡此時如果SPCR的SPIE(SPI中斷使能)置位,則引發中斷｡選擇某器件為從機時,可將從機選擇輸入端SS拉低｡主從機的移位寄存器可以看成是一個分布式的16 位循環移位寄存器｡當數據從主機移向從機的同時,數據也將從從機移向主機,從而在移位過程中實現主從機的數據交換｡ SPI的主要寄存器包括控制寄存器SPCR､狀態寄存器SPSR､數據寄存器SPDR｡其中SPCR用于設置SPI的中斷使能､數據傳輸順序､主從機選擇､時鐘相位和時鐘速率等;SPSR為SPI中斷標志,用于標志寫沖突｡SPDR寄存器用于在寄存器文件和SPI移位寄存器之間傳遞數據｡寫該寄存器時,將先對數據傳送進行初始化,讀該寄存器時,讀到的將是移位寄存器接收緩沖區的值｡ 4.2 SPI的程序設計 在該FH信號處理模塊中,單片機通過SPI與FPGA交換數據｡FPGA選用Xinlix公司的XCV100｡下面具體介紹幾個主要的子程序: (1)SPI的初始化 程序在復位時,通常都要對SPI口進行初始化｡單片機設置若為主機｡SPI的數據順序為LSB?低位 在前｡SCK時鐘空閑時為低電平,在SCK的下降沿采樣數據;時鐘為系統時鐘的1/128｡那么,具體的初始化程序如下: reset:ldi rx,$0 out spsr,rx;清SPI中斷標志,寫沖突標志 ldi rx,$0f7; out spcr, rx;設置SPI的傳輸參數 (2) SPI的發送程序 單片機每次需要把10byte的相關碼送給FPGA,因此應將SRAM區的$09c2-$09df段設定為SPI的數據緩沖區,然后由SPI從該緩沖區中取數據直到發送完畢｡SPI的發送函數如下: spi_send:ldi xh,$9 ldi xl,$0c2; sts spififoo,xl ;將SPI緩沖區的輸出地址設為$c2 ldi ry, 10 ;將10byte相關碼存入$9c2開始的地址 s67_2: ld rx, y+ ;y為相關碼存放的地址 st x+, rx s67_3: dec ry brne s67_2 sts spififoi,xl ;將SPI緩沖區的輸入地址存入spififoi ldi rx,$0aa ;將發相關碼的標志$aa通過SPI out spdr,rx ;送給FPGA sei ;開中斷 ret (3) SPI的中斷程序 每次SPI發送完一字節,都要產生一個中斷,以使程序跳轉到SPI的中斷程序｡由于SPI主從機的移位寄存器可以看成是一個分布式的16 位循環移位寄存器,而且在當數據從主機移向從機的同時,數據也從從機移向主機,故在中斷程序中,應首先判斷SPDR中的數據是否是需要接收的數據(相關值),然后判斷SPI緩沖區中的數據(相關碼)是否發完,如沒有,則繼續發送,直到發完為止｡具體程序如下: spi_int:push xl ;保存寄存器的值 push xh in xl,sreg push xl lds xl, rcormark ;判斷是否為有效數據,“0”為有效 brne spi_2 不等于0,跳 in xl, spdr sts incorbuf, xl ;將相關值存入incorbuf spi_2: lds xl, spififoo ;比較緩沖區的輸入,輸出指針 lds sprx, spififoi cp xl. sprx ; breq spiend ;相等,則數據發完,跳 ldi xh,$9 ;不等,則取下一個字節送入spdr ld sprx, x+ out spdr, sprx cpi xl, $0e0 ;調整spififoo指針 brlo spi_0 ;未超過緩沖區范圍,跳 ldi xl, $0c2 ;超過,將緩沖區開始地 址給spififoo spi_0: sts spififoo,xl; spiend:pop xl out sreg,xl pop xh pop xl reti 5 結束語 本設計方案已通過軟硬件調試,結果表明:AT-mega103單片機較89C5X系列單片機在資源和功能上都有很大的提高,不但控制更加簡單､靈活,而且能夠節省不少外圍電路,因此具有成本和體積上的優勢,可完全滿足跳頻信號處理模塊的功能要求｡ |
