|
作者：袁波（微信公眾號：高速先生） 緊接著上期文章的話題，為什么在沒有端接措施的情況下，主線段阻抗較高會導致過沖很厲害呢？大家應該都知道，過沖厲害的原因肯定是信號反射比較厲害，造成信號反射的原因無非就是阻抗不匹配了。上期的仿真實例中，造成反射比較厲害的原因就是驅動器的輸出阻抗和與之相連的傳輸線阻抗不匹配。高速先生帶大家來掃描一下驅動器的輸出阻抗，搭建如下拓撲結構： 
圖1 驅動模型和上期選用的一樣，這次我們在驅動端加載一個上升沿，掃描中間一段傳輸線，得到的波形如下圖2所示：
圖2 由上圖2知，當傳輸線阻抗取35歐姆的時候，電壓幅值一開始就達到1.5V左右，反射很小，說明此時傳輸線的阻抗與驅動器的輸出阻抗是近似匹配的。當我們的主線段阻抗偏高到60至65歐姆時，幾乎與驅動器的輸出阻抗相差一倍，阻抗匹配相差這么多，信號的反射比較嚴重也就不足為怪了。 2、 從損耗角度分析 在PCB的疊層確定之后，我們控阻抗的主要手段就是調節線寬了。布線時，有時往往會出現布線空間不足的問題，很多工程師會選擇走細線。走細線會使得阻抗偏高，且生產制造難度加大，我想很少有工程師從損耗的角度考慮走細線對信號的影響吧，下面我們就來分析一下，線寬變窄對信號的損耗到底有什么影響。 我們分別看看微帶線和帶狀線在線寬變細的情況下，損耗的情況。疊層如下：
圖3 我們還是研究阻抗是40,50,60,65歐姆的時候傳輸線所對應的損耗差異。在以上疊層下，這四種阻抗下，微帶線對應的線寬分別是9.5mil，6.2mil，4mil，3.2mil。 在端口阻抗都是50歐姆的條件下，掃描這四種線寬所對應傳輸線在線長為5inch條件下的S參數。得到傳輸線的插損與回損如下圖4所示：
圖4 圖3所對應的疊層下，阻抗是40,50,60,65歐姆的時候，帶狀線所對應的線寬分別是10mil，7mil，4.5mil，3.4mil。同樣，我們默認傳輸線端口阻抗是50歐姆，掃描通道S參數，得到的插損與回損曲線分別如圖5示：
圖5 和我們預想的一樣，四種線寬對應插損和回損都是有差異的，線寬越細，對應的插損越小，回損越大。插損反映的是傳輸到終端能量與總輸入能量之比，回損反映的是反射能量和輸入能量之比，那么，導致能量沒有被完全傳輸過去的原因，是因為能量被反射到源端，還是能量被通道消耗掉了呢？ 原來，上圖中的S參數在掃描的時候都做了端口歸一化處理，就是在掃描的時候默認端口阻抗都是50歐姆，現在我們掃描的時候改變一下端口的阻抗，使其與被掃描傳輸線阻抗一致，我們再來看看通道插損與回損的情況，微帶線損耗如下圖6示：
圖6 帶狀線在端口阻抗與傳輸線阻抗一致的時候，插損與回損曲線如下圖7示：
圖7 由上圖可知，在端口阻抗匹配的情況下，通道的插損與回損曲線差異沒有那么大。對于插損來說，帶狀線與我們想象的一樣，線寬越細，損耗越大，但是微帶線就沒有那么明顯。作者認為出現這一現象也是正常的，因為傳輸線損耗是導體損耗與介質損耗的綜合作用，一般情況下是介質損耗占主導作用。微帶線和帶狀線結構不一樣，帶狀線電磁場分布在兩個參考層之間，相對較穩定。微帶線電磁場有部分分布在空氣中，電磁場分布與導體形狀也有一定關系，情況比較復雜，由于篇幅關系，這里就不再做深入的分析。 本文簡單分析了線寬發生變化時，傳輸線的損耗情況，可以發現：線寬變化對阻抗的影響比對損耗的影響要大得多，我們應重點關注阻抗不匹配對信號所帶來的損害，至于損耗，一般在傳輸通道很長，速率很高的串行通道中才考慮。解決信號的損耗問題，我們的著眼點也通常在使用DF值更小的板材。 文章沒有結束，篇幅關系，敬請期待下期內容… |
