|
在過去幾年中，具有高清晰度視頻顯示器的一些產(chǎn)品大幅度增加。高清晰度視頻顯示器被集成在這些產(chǎn)品的內(nèi)部，或者放在產(chǎn)品的外面。原始設(shè)備制造商正在期望能夠利用標(biāo)準的平板顯示器及接口技術(shù)來降低產(chǎn)品的成本，并提供長期的解決方案。設(shè)計界面對著這種挑戰(zhàn)，并繼續(xù)實施低成本平板顯示器驅(qū)動器，在接口的后端中提供專用化和增值的功能。在消費市場上，平板顯示技術(shù)的增長有助于統(tǒng)一接口選擇和降低成本。盡管首個高清晰度顯示器使用了模擬分量視頻接口(YCrCb)，數(shù)字技術(shù)，諸如數(shù)字視頻接口(DVI)和高清晰度多媒體接口(HDMI)已經(jīng)取代了大多數(shù)模擬接口。庭影院市場爆炸式的增長需要更新DVI標(biāo)準。然而，需要一個龐大連接器的DVI接口限制了對數(shù)字版權(quán)管理(DRM)的支持，且缺少對單聲道或多聲道音頻的支持。為滿足演變的HDMI標(biāo)準要求，它使用相同的如DVI這樣的基本信號傳輸，支持較小的連接器，以及更大帶寬(1080p分辨率)、DRM和8個通道的多格式音頻。 基于在平板領(lǐng)域中占主導(dǎo)地位的DVI和HDMI協(xié)議，原始設(shè)備制造商正在越來越多地追求他們自己的集成一種或兩種技術(shù)的產(chǎn)品開發(fā)。 DVI 和 HDMI標(biāo)準 HDMI規(guī)范可以傳輸和接收未壓縮的數(shù)字流的音頻/視頻標(biāo)準。它可以將視頻和多聲道音頻組合至單一的數(shù)字連接，節(jié)省了多條線路連接及相關(guān)成本。對于沒有音頻要求的1080i分辨率顯示，HDMI信號傳輸與DVI是向下兼容的。 DVI和HDMI是基于稱為最小化傳輸差分信號(T M D S)的信號傳輸技術(shù) 。 T M D S也有類似CML的物理信號傳輸電平(電流模式邏輯)。圖1給出了簡化的HDMI鏈路框圖。 圖1：簡化的HDMI鏈路框圖。 為保證接收器能恢復(fù)信號，對內(nèi)偏移不應(yīng)超過在HDMI規(guī)范中所定義的值。在HDMI 1.3中，接收連接器對內(nèi)偏移的最大容許值為等于0.2Tcharacter+1.78ns，其中Tcharacter表示傳輸(10xTbit)一個字符的時間。例如，對于1Gbps的速率，Tcharacter=10ns，最大偏差是3.78ns。 HDMI鏈路有三種工作周期：視頻數(shù)據(jù)周期、數(shù)據(jù)隔離周期和控制周期。它在視頻數(shù)據(jù)周期傳送有效的視頻，在數(shù)據(jù)隔離周期傳輸音頻和輔助數(shù)據(jù)，傳輸時使用了一系列的數(shù)據(jù)包。在任何視頻或數(shù)據(jù)周期之間，需要有控制周期。每個視頻數(shù)據(jù)周期開始時，有一個緊隨護帶的前同步信號，針對從控制周期到視頻周期的過渡，提供了非常穩(wěn)定的指示。前同步是8個連續(xù)的預(yù)定義字符(10'b1101010100 ， 10'b0010101011 ， 10'b0101010100，和10'b1010101011)，護帶是針對每個通道的2個連續(xù)的獨特字符(通道1 ： 10b1011001100 ;通道2 ：10b0100110011 ;通道3 ： 10b1011001100)。 圖2：HDMI接收器使用前同步信號和一個護帶來同步輸入的數(shù)據(jù)。 DVI和HDMI的發(fā)送和接收接口通常用ASSP來實現(xiàn)。本文提出了一種采用FPGA的替代解決方案。采用FPGA實現(xiàn)DVI/HDMI接口具有以下優(yōu)點： (1)FPGA技術(shù)使得設(shè)計人員可以將ASSP串行/解串器(SERDES)與后端定制的特殊設(shè)計功能集成在一起，以節(jié)省電路板面積。 (2)通過盡可能少地使用元器件、降低成本和功耗來增加設(shè)計的可靠性。 (3)讓設(shè)計者利用最新的技術(shù)，受益于先進的工藝技術(shù)。該標(biāo)準在1999年批準后不久，開發(fā)了大量的離散DVI接口器件。由于這種制造技術(shù)是成熟的(主要是0.18微米)，因此更加昂貴。 (4) FPGA擁有寬的溫度選擇范圍，具有針對工業(yè)和汽車的產(chǎn)品，而大多數(shù)離散的DVI和HDMI接口器件是專為消費市場而設(shè)計，往往只能在商業(yè)溫度范圍內(nèi)工作。因此，對于在工業(yè)和汽車應(yīng)用方面的嵌入式設(shè)計，這可能會是一個問題。 (5)FPGA設(shè)計是可移植的，使人們關(guān)注的產(chǎn)品使用壽命得到最大限度延長。大多數(shù)DVI器件是針對基于PC的應(yīng)用，通常這些接口適合進一步集成至其他的ASSP。這種情況發(fā)生時，這些分立器件或許不再可用，因為制造商可能只愿意為個人電腦市場提供服務(wù)。 所有這些因素使得FPGA解決方案更具有吸引力，而且這也是最前沿的技術(shù)。FPGA已被證明是一種有效的解決方案，它能夠集成多種功能、縮短產(chǎn)品的上市時間并降低總的成本。此外，F(xiàn)PGA通常有很寬的溫度范圍，并有很長的產(chǎn)品生命周期。 針對ECP2M和ECP3器件系列，萊迪思(Lattice)半導(dǎo)體公司最近推出了DVI/HDMI接口的參考設(shè)計。萊迪思半導(dǎo)體公司的ECP2M和ECP3系列是集成了SERDES的低功耗、低成本FPGA，擁有很寬的溫度范圍。這些器件具有高達16個通道的SERDES，可處理250Mbps～3.125Gbs的數(shù)據(jù)速率，且無過采樣情況。DVI/HDMI是ECP2M和ECP3系列支持的模式之一，能夠?qū)崿F(xiàn)這個設(shè)計是因為萊迪思已對T M D S信號傳輸構(gòu)建了一個獨特的接口。在DVI/HDMI電纜中， T M DS信號是有一個外部時鐘的源同步信號。萊迪思已開發(fā)出一種技術(shù)，利用ECP2M或ECP3中內(nèi)置的SERDES恢復(fù)并產(chǎn)生針對T M DS的合適的數(shù)據(jù)和格式。這種實現(xiàn)是可能的，因為內(nèi)置的SERDES有250Mb/s到3.2Gbp/s的寬動態(tài)范圍。 萊迪思的DVI/HDMI參考設(shè)計集成了發(fā)送和接收功能，使得用單芯片解決方案能夠?qū)崿F(xiàn)一些有趣的應(yīng)用程序。例如，可以針對設(shè)計使用傳輸方向，從原來的7:1LVDS顯示驅(qū)動器轉(zhuǎn)換至DVI。在接收端，用接收到的HDMI數(shù)據(jù)實現(xiàn)一個HDMI擴展器，然后將它格式化并通過另一種接口(如光纖或CAT5)送出。另一種應(yīng)用是HD-SDI到DVI的轉(zhuǎn)換，或反之亦然。針對圖形疊加、畫中畫和分屏應(yīng)用，HDCP協(xié)議的許可證可以進一步處理和管理音頻和視頻數(shù)據(jù)流。 基于ECP2M的接收功能實現(xiàn) DVI/HDMI參考設(shè)計有發(fā)送和接收功能。在接收端，ECP2M利用內(nèi)置模塊SERDES恢復(fù)T M DS信號，通過SERDES內(nèi)的時鐘和數(shù)據(jù)恢復(fù)(CDR)電路完成這個處理。CDR電路將每個串行的T M DS通道轉(zhuǎn)換至10位，并將具有同步時鐘的數(shù)據(jù)傳送至FPGA接口，然后在FPGA中進行數(shù)據(jù)處理達到同步。這要求有三個級別的同步，分別是在本文中稱為“字節(jié)對齊”的10位同步、通道調(diào)整、多通道對齊。文章的后面討論這些步驟。接下來是自動檢測正在運行的數(shù)據(jù)流的分辨率(480p、720p、1080p或1080i)，并調(diào)整物理編碼子層(PCS)參數(shù)。當(dāng)在這些分辨率之間動態(tài)切換時，應(yīng)保證優(yōu)化運行。針對發(fā)送端，沒有必要進行字節(jié)和通道對齊。10位模式的PCS是用來使數(shù)據(jù)串行化，并與液晶顯示屏通信。 ECP2M/ECP3的CMLSERDES輸入(見圖3的接收信號流)收到T M DS三個通道的信號(0、1，和2)數(shù)據(jù)。由于DVI/HDMI的信號不采用標(biāo)準的8B/10B編碼，SERDES后面的PCS設(shè)置成10位模式(旁路)。T M DS信號傳輸使用對本協(xié)議唯一的四個對齊的字符(不同于8B/10B方式)。串行器與SERDES的CDR傳遞10位的原始數(shù)據(jù)，F(xiàn)PGA進行字節(jié)對齊。DVI/HDMI鏈路連接能以多個不同的頻率發(fā)送數(shù)據(jù)，自動檢測邏輯被用來檢測正在傳送的是哪種分辨率，并配置PCS以便在SERDES鎖相環(huán)中實現(xiàn)鎖定。 圖3：HDMI/DVI鏈路的原理框圖。 一旦10位數(shù)據(jù)在FGPA中，執(zhí)行上述定義的三個步驟(字節(jié)對齊、通道對齊、多通道對齊)是必須的。字節(jié)對齊：設(shè)計確定在數(shù)據(jù)流的哪里是10位數(shù)據(jù)字節(jié)的開始和結(jié)束。在FPGA結(jié)構(gòu)中使用有限狀態(tài)機(FSM)來完成這一任務(wù)。把數(shù)據(jù)流的第一個和第二個10位組合在一起，形成一個20位的總線；然后分解至9位、10位總線。在這一階段，數(shù)據(jù)與對齊的字符進行比較，當(dāng)字符順序發(fā)生了8次(稱為單通道對齊)，同步信號有效。狀態(tài)圖如圖4所示。 圖4：接收同步的狀態(tài)圖。 基于ECP2M的發(fā)送功能實現(xiàn) ECP2M傳送鎖相環(huán)有最佳的操作范圍，預(yù)定義的范圍為：Low、MedLow、 Med、MedHigh 和High。通過SCI總線，所有這些范圍在ECP2M中都是動態(tài)配置的。因為有各種各樣的顯示分辨率，針對理想的輸出率，DVI/HDMI參考設(shè)計必須有SERDES組。例如，如果要求一個720p的HDMI顯示，即742.5Mbps，SERDESPCS必須設(shè)置在適當(dāng)?shù)姆秶?MedLow)。顯示的數(shù)據(jù)是放置在一個由DVI/HDMI參考設(shè)計定義的FIFO中。同步從三個T M DS的每個通道中讀取數(shù)據(jù)，然后將FIFO的數(shù)據(jù)移至PCS，再用SERDES進行傳輸。PCS設(shè)置成10位模式，串行輸出FIFO的數(shù)據(jù)。在這一階段，采用合適的時鐘，數(shù)據(jù)將被轉(zhuǎn)換為新的T M D S 流，使接收器恢復(fù)信號，如果配上顯示器，就會出現(xiàn)圖像。具體原理見圖5。 圖5：DVI/HDM傳輸原理圖。 這個DVI/HDMI參考設(shè)計是經(jīng)過檢驗和驗證的，并遵守相關(guān)規(guī)范。萊迪思已經(jīng)實現(xiàn)了DVI環(huán)回演示，展示了設(shè)計的功能。可用ECP2M50E-SEVSERDES評估板和其它硬件來進行演示，萊迪思半導(dǎo)體公司提供評估板和其他硬件。除了電路板之外，系統(tǒng)演示還需要DVI至SMA的接口卡、各種DVI和SMA電纜、一個DVI源和監(jiān)視器。整個演示和測試設(shè)置如圖6所示。 圖6：DVI/HDMI參考設(shè)計的演示和測試設(shè)置。 利用內(nèi)置的SERDES和可以從萊迪思半導(dǎo)體公司得到的參考設(shè)計，ECP2M可以成功地實現(xiàn)接收和/或傳送DVI/HDMI接口功能。通過使用FPGA技術(shù)和參考設(shè)計，設(shè)計人員能夠很快地實現(xiàn)設(shè)計的其余部分，并無縫地連接到一個DVI/ HDMI接口，以滿足他們自己的特殊要求。 |
