|
美普思科技公司（MIPS）攜手Open-Silicon, Inc.和 Dolphin Technology 流片成功典型條件下超過 2.4GHz 的高性能 ASIC 處理器。這一針對臺積電參考流程簽核條件時序收斂評估的成果，將成為有史以來最高頻率的 ASIC 處理器之一。這種高性能 ASIC 處理器是 65nm 的后續(xù)測試芯片，1.1GHz 的測試芯片是去年年底由 Open-Silicon 和MIPS 科技公司攜手推出的。 該器件內(nèi)置了MIPS32TM 74Kf 處理器內(nèi)核，它是一款采用高性能集成浮點單元（FPU)、DSP 擴展、32K L1 指令及 32K L1 數(shù)據(jù)緩存和片上 8K PDtrace 內(nèi)存緩沖器的超標(biāo)量、無序 （Out of Order, OoO）CPU。MIPS32 74KTM 內(nèi)核是一款有 15 級流水線的完全可合成、可授權(quán) IP 內(nèi)核，可實現(xiàn)最高頻率，并廣泛應(yīng)用于高端數(shù)字消費設(shè)備、機頂盒和家庭網(wǎng)絡(luò)解決方案。與前一代 65nm 設(shè)計相同，RTL 設(shè)計是由 MIPS 完成，采用 Dolphin 存儲器，部署是由 Open-Silicon 完成的。臺積電采用 CyberShuttleTM 原型方案構(gòu)建了制造設(shè)備。 為了最大限度提高性能，Open-Silicon 采用其 CoreMAXTM 技術(shù)擴展了特定設(shè)計庫。為了實現(xiàn)該設(shè)計，Open-Silicon 創(chuàng)建了159 個新的 LVt 單元、147 個 RVt 和 147 個 HVt 單元，專門優(yōu)化 MIPS 74Kf 內(nèi)核和 FPU 內(nèi)的關(guān)鍵路徑。其他先進(jìn)的物理設(shè)計技術(shù)包括 Open-Silicon 經(jīng)驗豐富的處理器布局、采用有用偏移（useful skew)的時鐘樹合成和時序驅(qū)動布局優(yōu)化。Cadence EDA 布局工具被用來實現(xiàn)物理設(shè)計。 |
