|
隨著便攜式電子產(chǎn)品變得越來越小、越來越輕薄，制程技術(shù)也不斷創(chuàng)新。本文將介紹的用于智能卡的FCOS封裝、VIP50工藝和芯片級封裝（CSP）不但滿足了更小的元器件尺寸需求，而且能夠?qū)崿F(xiàn)更好的產(chǎn)品性能。 1 能滿足第三代智能卡尺寸要求的FCOS封裝 英飛凌公司與德國智能卡制造商Giesecke & Devrient推出的用于智能卡的FCOS封裝可滿足新型第三代智能卡（UICC）對尺寸的要求。FCOS模塊的厚度不大于500μm，整個模塊的金觸點(diǎn)位于芯片卡的左側(cè)。 FCOS封裝（上）與金線焊接（下）的對比 FCOS模塊中芯片的功能襯面直接通過導(dǎo)電觸點(diǎn)與模塊連接，不再需要傳統(tǒng)的金絲和合成樹脂封裝。由于封裝中省去了金屬線，大大節(jié)約了模塊空間，一方面可以在模塊尺寸不變的情況下安置更大的芯片，使芯片卡具有更多的功能；另一方面也可以使芯片卡的模塊尺寸更小。此外，與傳統(tǒng)的金線焊接（bonding）技術(shù)相比，采用FCOS的芯片卡具有更強(qiáng)的機(jī)械穩(wěn)定性和光學(xué)視覺效果、更小和更薄的模塊尺寸、更強(qiáng)的防腐性和韌性，并且采用了非鹵素材料，符合RoHS指令。 第三代 智能卡的尺寸是目前SIM卡的一半 歐洲電信標(biāo)準(zhǔn)組織(ETSI)已決定在手機(jī)中使用更小尺寸的智能卡，新型第三代智能卡可應(yīng)用于超薄移動電話、手持讀卡器和其他終端設(shè)備。今后SIM卡的尺寸只有12mm×15mm，這要需更小的芯片卡模塊，而FCOS正好能滿足這一需求。 2 使放大器性能更高、尺寸更小的VIP50工藝 VIP50工藝是美國國家半導(dǎo)體獨(dú)有的絕緣硅（SOI）BiCMOS工藝，適用于放大器芯片的生產(chǎn)。該工藝采用的薄膜電阻不但有微調(diào)功能，還具有極高的準(zhǔn)確度，令其在很多方面都優(yōu)于傳統(tǒng)的雙極或CMOS工藝。 所有VIP50的晶體管都裝設(shè)于絕緣硅（SOI）圓片之上，然后以溝道互相隔離。這種隔離設(shè)計可將寄生電容減至最少，并大幅提高放大器的帶寬功率比。隔離的另一優(yōu)點(diǎn)是即使信號電壓高于供電干線電壓，芯片內(nèi)的晶體管仍可調(diào)節(jié)有關(guān)的信號。此外，由于SOI技術(shù)可以防止漏電情況出現(xiàn)，即使在工廠及汽車內(nèi)等極高溫度的環(huán)境下操作，也不會對放大器的性能產(chǎn)生任何不利的影響。 VIP50工藝晶體管的隔離溝道設(shè)計 由于加設(shè)了高速垂直NPN及PNP晶體管，VIP50工藝的雙極及CMOS模擬專用晶體管可以減少噪聲，為調(diào)節(jié)高精度模擬信號提供一個理想的低噪聲環(huán)境，同時減低了功耗。由于BiCMOS工藝添加了垂直PNP晶體管，放大器可以加設(shè)高度平衡的輸出級，以便進(jìn)一步提高放大器的帶寬功率比。 VIP50雙極晶體管與最低門長度為0.5μm的“模擬級”MOS晶體管搭配使用，不但可以發(fā)揮最佳的匹配準(zhǔn)確度，還有助于減少中低頻噪聲。對于MOS晶體管是信號路徑重要組成部分的系統(tǒng)來說，上述的兩個特色便顯得非常重要。添加了MOS模塊之后，工程師也可將更大量的混合信號技術(shù)及數(shù)字技術(shù)集成一起。 3 芯片與封裝面積比接近1:1的芯片級封裝 CSP（Chip Scale Package）可以讓芯片面積與封裝面積之比超過1:1.14，已相當(dāng)接近1:1的理想情況。由于電路接線最短，可在最小的引腳范圍內(nèi)提供最高密度內(nèi)部連接，CSP能滿足對產(chǎn)品尺寸更小設(shè)計要求，又能保持產(chǎn)品堅實耐用，甚至可以降低生產(chǎn)成本。 0.4mm間距的芯片級封裝 加州微器件公司近日推出了0.4mm間距CSP Centurion EMI濾波器CM1440、CM1441和CM1442，其外形尺寸比現(xiàn)有的間距0.5mm的CSP產(chǎn)品小30%以上，比現(xiàn)有的TDFN產(chǎn)品小42%。因其性能更高、尺寸更小，非常適合為手機(jī)提供靜電放電（ESD）保護(hù) |
