|
在某型雷達系統中，雷達發射機控制器實時監控發射機各設備狀態并采集關鍵數據，發送給雷達中心控制計算機，并根據接收到的控制字完成對發射機點頻、調制方式等功能和狀態的控制。這就要求在發射機控制器與雷達中心機之間建立高速、可靠的連接。實踐中，兩機間的多節點數據傳輸距離不小于50m，并且發射機控制器是由PC/104構建的硬件平臺，工作電壓為+5V;而中心控制計算機是基于ADSP21060構建的硬件平臺，工作電壓為+3.3V。在這種前提下，兩機現有的并口、串口、USB2.0等接口顯然不能滿足要求，其他諸如以太網的實時性難以滿足要求，光纖通信通道因多節點的因素構建成本過高。基于此，本文提出了一種基于雙口RAM、總線接口芯片和差分信號傳輸的并行總線通信解決方案。 數據傳輸系統方案 由于系統要求的傳輸距離長，需采用差分平衡傳輸技術;對于+5V與+3.3V的總線接口，采用美國TI公司總線接口芯片SN74LVTH245A完成混合電壓總線I/O，其中，總線接口芯片的電源電壓為+3.3V;由于差分驅動與接收芯片的傳輸方向是單向的，而系統要求雙向數據傳輸，對16位數據總線的高8位和低8位分別進行單向驅動與接收;利用本方案所采用的雙口RAM，IDT70V24可分別進行高8位和低8位讀寫功能，完成雙向數據傳輸。整個數據傳輸系統框圖如圖1所示。 數據傳輸系統設計 系統工作原理可表述如下：由于DSP板工作電壓為+3.3V，PC/104板工作電壓為+5V，考慮到長線傳輸的壓降，將雙機共享的雙口RAM放在一塊專用的接口板上，該接口板與DSP板設計為板間通信，通信距離不超過50cm，故DSP板即中心控制計算機僅需要普通的總線驅動與隔離就可以完成對雙口RAM的讀寫訪問，數據通信速率可達128Mbit/s。 利用IDT70V24高8位數據與低8位數據可分別進行讀、寫控制的功能特點，將PC/104板即發射機控制器的16位數據總線設計為低8位讀、高8位寫，這樣，PC/104板訪問雙口RAM的所有信號除低8位數據線為差分接收外，其它所有如高8位數據線、地址線、讀、寫、片選均為差分輸出，所有差分信號經雙絞線傳輸到接口板上后，對應進行差分接收與驅動，將信號還原成+5V信號，所有信號經總線接口芯片SN74LVTH245A完成混合電壓總線I/O， 然后直接與雙口RAM連接，完成對雙口RAM的訪問，數據通信速率為64 Mbit/s。 在本設計中，對于雙口RAM的令牌仲裁/SEM、硬件仲裁/BUSY和中斷仲裁/INT，充分利用雙口RAM高、低8位讀寫功能，中心控制計算機寫雙口RAM低8位，讀高8位，發射機控制器寫雙口RAM高8位，讀低8位，有效避免了雙機訪問雙口RAM的讀寫沖突，使得接口邏輯更為簡單、成本更低。發射機控制器訪問雙口RAM的邏輯框圖如圖2所示。 解決的關鍵問題 設計使用差分平衡傳輸技術，解決了并行通信信號的多節點、長距離傳輸問題。工程實踐中，通信距離為50m，節點6個，在實際設計中，應注意以下幾個方面的問題。 首先，理論和實踐均證明差分信號對使用雙絞線進行傳輸性能最佳，使用屏蔽雙絞線可大大提高傳輸系統抗電磁干擾的能力。 其次，差分信號的印制板布線是整個設計的難點，實際布線應盡量遵循下列原則：差分信號對應盡量短、走直線，切記差分對內的線間距保持一致;差分信號對一定保持同層布線;兩組差分信號對之間的間距最好能達到差分對間距的10倍，條件限制的情況下，在差分對與差分對之間放置接地過孔可有效減少線間串擾。 最后，差分傳輸需要在接收端進行阻抗匹配，匹配阻抗值等于差分阻抗，其典型值為100Ω，但在設計實踐中，匹配電阻應設計為容易調整的形式，具體的阻抗值應根據傳輸路徑的長短和具體的電磁干擾環境進行配置。 基于以上所述，充分利用本設計使用的雙口RAM功能特點，A機讀低8位，則B機寫低8位，A機寫高8位，則B機讀高8位，不僅使雙工的并行通信得到實現，而且從根本上解決了雙機共享雙口RAM的讀、寫沖突問題和兩側CPU在工作不穩定時的誤操作等問題。從而使得本方案的交叉事務處理設計變得相當簡單，令牌仲裁/SEM、硬件仲裁/BUSY和中斷仲裁/INT僅需要懸空或上拉即可，減少了設計成本。 總線接口芯片SN74LVTH245A是TI公司專為+5V與+3.3V混合電壓系統設計的總線接口芯片，該芯片采用+3.3V供電電源，可驅動TTL電路且不需要任何外圍接口電路，使得混合電壓接口電路設計變得簡單。 結語 本文實現的長距離數據傳輸系統，已成功應用于某型相控陣雷達中心控制計算機與發射機控制器之間的雙工并行通信，通信距離大于50m，數據通信速率最高可達128 Mbit/s。該傳輸系統工作穩定、數據通信可靠，設計成本低，為大型電子系統設備間通信提供了一種性價比較高的解決方案。 |
