|
近年來，DSP技術不斷進步和發展，現有的高端通用DSP芯片，如TI公司的C6000系列，已具有最高可達5760MIPS的處理能力，廣泛應用于雷達、移動通信基站等大運算量、高實時性的信號處理領域，同樣也完全可以滿足諸如視頻處理等多媒體應用的要求。 但是隨著視頻監控市場的飛速擴大，目前市面上的一些視頻監控系統缺點逐漸顯現，包括成本高昂、路數少、實時性差以及畫質不佳，且由于不同場合監控需求不一樣使得用戶對監控產品的靈活性和針對性提出了更高的要求。本設計采用TI公司的TMS320DM642多媒體處理芯片作為主控芯片，將成本控制在可行范圍內，并且充分利用芯片內核的高速處理能力保證監控系統實時性，是一種兼顧成本及監控質量的好方法。 TMS320DM642(以下簡稱DM642)是TI公司于2002年推出的一款專門為數字媒體應用設計開發的32-bit定點DSP芯片，具備高性能的C64x數字信號處理器內核外且集成了豐富的外設資源，如可配置的音視頻接口、以太網MAC控制器、JATG仿真器接口等。 圖1為整個系統的結構框圖。以DM642為核心，主要包括視頻模塊、存儲模塊、通信模塊以及其他外圍電路部分。視頻模塊由四塊編碼器芯片和一塊解碼器芯片組成，采用切換方式以支持四路復合視頻輸入和一路視頻輸出顯示;存儲模塊通過DM642的EMIF接口擴展片外存儲器SDRAM和FLASH，并通過CPLD控制FLASH片內分頁寄存器的讀寫;通信模塊部分利用CPLD控制并口傳輸模式，實現時序邏輯以及數據傳輸，使整個系統作為從設備接受主設備控制以完成特定的圖像處理運算等。 電源管理模塊 DM642工作頻率為600MHz，采取雙電源供電方式：CPU內核電壓+1.4V，電流793mA;外圍I/O電壓+3.3V，電流165mA。這兩個獨立電壓在供電時需要嚴格按照順序進行，保證內核電源先上電，最晚也應當與I/O電源同時上電，避免對芯片造成危害。 電源芯片，采用TI公司的高性能電源轉換芯片TPS54310，它利用電路板上5V電源驅動兩個線性穩壓模塊，經過兩路電壓轉換生成所需的+1.4V及+3.3V電壓，精度達1%。 上電過程中，在內核電壓和I/O電源達到要求的電壓之前需確保系統時鐘處于復位狀態，以避免產生不受控制的狀態。因此采用TI公司的電源檢測芯片TPS3823-33，它能夠對系統使用最多的+3.3V電壓進行監測，并且允許系統中各芯片在任意時刻通過復位來調整工作狀態。 時鐘電路 為了降低片外時鐘頻率，提高系統穩定性，在設計DSP系統時應盡量使用DSP片內鎖相環(PLL)。在本設計中選用外部50MHz的時鐘源，經過PLL進行12倍頻后得到CPU所需的600MHz主頻。在本設計中，采用1/4CPU時鐘為ECLKIN提供150MHz的時鐘，并通過ECLKOUT1引腳將時鐘提供給SDRAM的CLK引腳。 整個系統中使用到的時鐘頻率還有視頻編解碼芯片的14.31818MHz時鐘，它與DSP主時鐘一樣都采用外部有源晶體振蕩器。 外部存儲器 本系統主要用于視頻圖像處理，在處理過程中會產生海量數據，而DM642片內最多僅有256KB容量的RAM，所以必須擴展大容量的外部存儲器才能夠滿足數據處理的需要。 本設計采用兩片Hynix公司的HY57V283220T(4M×32bit)SDRAM芯片構成64bit外部RAM空間;采用一片AM29LV033C(4M×8bit)FLASH芯片構成外部ROM空間。將上述兩片SDRAM芯片并聯構成64-bit位寬、32MB大小的存儲空間映射到配置為同步動態存儲器接口、64bit位寬的CE0子空間。 視頻通路模塊 本設計中將DM642的3個視頻端口VP0\VP1\VP2均設置為8-bitBT.656模式，其中VP0和VP1采用單通道方式，將通道A用于視頻采集;VP2采用雙通道方式，通道A和B均用于視頻采集。因此，最多可以同時采集4路模擬視頻信號。在BT.656視頻捕獲模式下，FIFO空間總共為2560KB且如下分配：1個1280Byte的FIFO專用于存儲Y采樣數據;2個640Byte的FIFO分別用于存儲Cb和Cr數據。 采用4片飛利浦公司的SAA7113解碼芯片來實現4路模擬視頻輸入的轉換。SAA7113支持6路復合視頻信號CVBS或1路S端子(S-Video)輸入，輸出為帶離散同步信號的8bit4：2:2YCbCr格式或者帶內嵌同步信號的8bitBT.656格式的數字視頻信號。 在視頻回放部分，編碼器選用1片飛利浦公司的SAA7121，其可將數字亮色信號(YUV)或數字RGB信號等數據轉換成CVBS，S-VIDEO，RGB等模擬信號輸出，支持PAL/NTSC制式，并且支持VGA及高清晰HDTV輸出。 編解碼器與DM642的引腳連接圖如圖2所示。 設置DM642內部模塊的配置參數，包括VPort視頻端口參數配置，SDRAM及FLASH寄存器配置;IIC總線參數配置;編解碼芯片內部寄存器配置等。 系統上電初始化，DM642通過內部軟件模擬IIC總線時序，配置好SAA7113內部寄存器，設置其工作方式;之后DM642向CPLD發送采集指令，雙方通過HOLD、HOLDA握手信號，實現總線控制交接，此時CPLD獲得總線控制權，然后打開SAA7113的輸出，對采集到的視頻數據進行寫控制;當一幀視頻數據寫入SDRAM幀緩存器后，CPLD關閉SAA7113視頻輸出，放棄總線控制權，并發送中斷信號給DM642;DM642重新獲得控制權后，對采集到的視頻數據使用特定算法進行圖像處理，并將處理后的視頻數據緩存在SDRAM中，同時配置SAA7121內部寄存器，設置其工作方式，此時將SDRAM中緩存的圖像數據送入SAA7121進行D/A轉換，并經過并口送VGA顯示器進行圖像顯示;DM642在圖像處理完畢后即重新發出開始采集命令，進行下一幀數據的采集。 系統應用 本設計在參考評估板的基礎上，即成功裁減了冗余功能又保證了所需功能，大大降低了成本，節省了資源。本系統已應用在某法庭監控系統中(見圖4)。其中攝像頭1為被告席視頻監控攝像頭，攝像頭2、3分別為公訴人及辯護人監控攝像頭，攝像頭4為法官席監控攝像頭。數字監控平臺可置于書記席處便于實時操作。整套系統建立在本視頻處理系統設計之上，兼顧了成本與監控質量，已成功達到預期效果。 結語 整套系統充分利用了DM642的高速數據處理能力，其優點在于成本較低且具有較強的通用性和可擴展性。隨著視頻監控應用的快速發展，人們對圖像質量以及實時處理的要求也會越來越高。基于DM642的嵌入式視頻處理系統一定會越來越多地應用于多媒體數字信號處理領域，在工業應用及民用領域發揮越來越大的作用。 |
