|
在過去幾年中，便攜式無線通信系統市場得到了快速增長，因而大大增加了對小型、輕便、便宜和更高性能的便攜式無線器件的需求。同樣，這種需求也驅動IC設計者改進系統結構和電路的拓撲結構。設計射頻接收機IC的指標是：低功耗、高靈敏度、寬動態范圍，同時盡量減少電路中片外無源組件的數量來降低成本。 CMOS技術很長時間以來一直是數字電路的主要器件&然而隨著柵極長度的不斷縮小，CMOS在射頻集成電路（RFICs）中的應用也越來越得到人們的重視。截止頻率fT是射頻集成電路中的重要參數，CMOS器件尺寸的按比例縮小可以大大提高截止頻率。隨著器件尺寸的縮小，電路消耗的電流也逐漸減小，因此，射頻接收機幾個主要組件，如低噪聲放大器LNAs、混頻器、壓控振蕩器（VCOs）等，正在逐漸用CMOS技術實現。采用CMOS技術實現的電感、電容等無源元件的Q值性能的提高也使CMOS成為射頻應用的可行方案。 本文主要討論目前無線裝置中接收機的幾種典型結構，接收機的工作特性和其主要參數，最后介紹CMOS射頻接收機芯片的最新研究成果和未來射頻接收機設計的發展趨勢。 接收機的結構 這部分描述了三種常見接收機結構：外差式接收機、零差式接收機和象頻干擾抑制接收機（imagereject receivers），這三種結構有各自的優點和缺點。當設計一個射頻接收機電路時，結構選擇的主要標準為，復雜性、成本、功耗和外部組件的數量等。在過去，外差式結構主要用于設計便攜式設備，然而，隨著IC制程和技術的提高，其他的方法，如零差式結構，也已成為解決設計難題的可靠的解決方法。 外差式接收機 外差式接收機結構的簡單框圖，如圖1所示。從天線進來的射頻信號首先通過帶通濾波器濾除不需要的帶外的信號。然后經過低噪聲放大器（LNA），LNA可以抑制來自后級的噪聲。LNA的輸出信號由象頻干擾抑制濾波器來濾除象頻干擾。輸出的信號在被混頻器解調到中頻前，會有一個來自希望的信道信號的兩個中頻的偏差。因此，在通過解調和檢測來恢復信號前，用信道選擇濾波器在中頻進行信道的選擇。 然而，這種單中頻電路會導致比較嚴重的靈敏度和選擇性之間的折衷。如果中頻足夠高，產生的映像信號會與所期望得到的信號偏離很大，并且容易被帶通濾波器的截止特性所抑制。然而，通道選擇濾波器要求很高的品質因數Q（Q定義為中心頻率與3dB帶寬的比值），而設計具有較高Q值的濾波器比較困難。如果中頻較低，信道選擇會有比較寬松的要求，但是獲得適當的映像壓縮會變得比較難。圖2顯示了高中頻、低中頻的難題。 實際上，常常采用多級中頻混頻器來緩解靈敏度與選擇性之間的矛盾。例如，在一個雙中頻外差式接收機中，射頻信號首先下變頻成一個足夠高的中頻信號使得可以比較容易獲得映像的壓縮。然后，經過第二級變頻得到比第一級中頻信號低的第二級中頻來滿足信道的選擇性要求。 零差式接收機 在零差式接收機或直接變頻接收機中，進來的射頻信號經過與具有相同高的振蕩器的輸出頻率混頻，直接變頻成基帶信號（零頻）。得到的基帶信號經過低通濾波器選擇所期望的信道信號。零差式接收機的結構框圖如圖3所示。 零差式接收機的主要優點是，進來的射頻信號沒經過中頻級而直接被下變頻成基帶信號（零頻），而沒有映像問題；另一個優點是它的簡單性。由于零差式接收機不要求任何高頻帶通濾波器，而超外差式接收機為了得到適當的選擇性，常常需要片外高頻帶通濾波器，因此零差式接收機需要的外部元件較少。然而，零差式接收機的實現問題比較突出。其主要缺點是，當來自振蕩器的泄漏與本地振蕩器的信號相混頻時，就會使混頻器的輸出產生嚴重的支流偏差。這樣會使后面幾級產生飽和，影響信號的正常檢測過程。由于混頻器的輸出是一個基帶信號，很容易被混頻器的閃爍噪聲破壞，尤其進來的射頻信號比較弱時。 象頻干擾抑制接收機 盡管外差式接收機中的映像可以通過用象頻干擾抑制濾波器濾除信號來得到抑制，象頻干擾抑制濾波器必須工作在高頻狀態，濾波器需要較好的截止特性，尤其在較低中頻的系統中使用時。正如前面所講，這樣對象頻干擾抑制濾波器的品質因數提出了嚴格要求。為了簡化接收機的設計，采用象頻干擾抑制結構。 一種類型的象頻干擾抑制接收機是Hartley結構，模塊結構框圖如圖4所示。射頻信號首先與本地振蕩信號的正交位移相混頻。用一個低通濾波器濾波后，得到信號中的一個被相移90度。因此，兩個最終信號相加取消了映像帶，得到所期望的信號，然而，二者的差移走期望頻帶而選擇象頻干擾。這種結構的主要缺點是接收機受本地振蕩器信號的相位誤差的影響很大，引起取消象頻干擾不完整。而且，在Hartley結構的實現時，由于制程變化而引起的兩個信道的電阻和電容的失配，影響了取消象頻干擾的過程。 另一種類型的象頻干擾抑制接收機是Weaver結構，如圖5所示。 Weaver結構與Hartley結構十分相近，但在其中一個信號路徑的fT度相移由兩個信號通道的混合所代替。與Hartley接收機十分相似，如果兩個本地振蕩器信號的相位差不是恰好90度，象頻干擾將得不到完全的抑制。 接收機的工作特性 為了更好的理解射頻接收機系統的設計選擇，一些標準參數用來*價在相應應用中接受機的性能。對于所有的集成電路而言，除了功耗，一個射頻接收機由靈敏度和動態范圍來表現其性能。描述接收機靈敏度的一個參數是最小可檢測信號（MDS）。它與系統的帶寬和接收機的噪聲有關： MDS（dBm）=-174dBm+10logBW+NF+SNR 式中BW代表整個系統的帶寬。NF是接收機噪聲系數，定義為輸出端總噪聲與由激勵源在輸出端產生的噪聲的比值。SNR是信噪比，在解調器或檢測器的輸入來獲得一個可接受的位錯率，典型值為10-3。 關于接收機的動態范圍，有兩種動態范圍的定義：無寄生動態范圍（Spurious-free Dynamic Range，SFDR）和模塊化動態范圍（Blocking Dynamic Range，BDR），如圖6所示。SFDR是從噪聲基數到產生互調積等于噪聲功率的輸入功率的一段輸入信號范圍，而BDR是從噪聲基數到1dB壓縮點p-1dB的一段輸入功率范圍。互調積是由接收機組件的非線性引起的不需要的諧波，如低噪聲放大器和混頻器的非線性引起的諧波失真。在大多數射頻接收機中，三階交調點（IP3）是基本頻率組件增益曲線與三階諧波增益曲線的交點。在零拍系統中，偶數階失真是非常嚴重的FE1，二階交調點（IP2）也被詳細說明。1dB增益壓縮點對應于線性增益壓縮到1dB時的輸入功率。上面的參數之間的相互聯系可以由下面方程給出： 因此，整個接收機的動態范圍由每一個單個的組件的噪聲系數和互調交點確定。例如，一個有三Cascade級的系統的Cascade噪聲系數和交點可以由下面兩個方程計算得到： 式中Avi代表第i級的增益，NFi表示第i級的噪聲系數，IIP3i代表第i級的三階交調點。 射頻接收機集成電路 如前所述，過去大部分蜂窩式無線電話采用超外差式結構。然而，盡管零拍式接收機的結構簡單，但是因為其直流偏移量的問題很少被采用。由于一些新出現的應用要求，特性和功能與過去的要求不同，零拍式結構和一些其它的結構正在變得更加利于實際的制作。在這部分，主要討論最近發表的三種不同的射頻接收機集成電路的例子。 第一個例子是一個2GHz寬帶WCDMA接收機。它是直接變頻接收機，結構框圖如圖8所示。 與調制方案（如二進制頻移鍵控）不同，直流切口（DC notch）不能應用于WCDMA便攜式系統中。然而，由于采用偽隨機的順序進行擴頻操作，一個信息位的損失在一個周期上僅為一個平均數，所以這樣一個寬帶擴展頻譜系統對直流組件的取消并不敏感。正如圖8中所示整個基帶電路帶有伺服系統反饋環，因此直流偏置并沒有被取消。雙邊帶噪聲系數為5.1dB，IIP3和IIP2分別為-9.5dB和B=+38dB。整個接收機的工作電壓是2.7V，工作電流是128mA。 第二個例子是一個雙頻帶CMOS接收機。它采用了Weaver象頻干擾抑制結構，工作在900MHz和1.8GHz頻帶。圖9顯示了該接收機的結構框圖。從圖9中我們可以看到，它利用象頻干擾抑制接收機輸出信號的相加和相減來選擇信號頻帶高于中頻還是低于本地振蕩器的頻率。采用雙工機的兩個分立的設置、LNA 和第一級中頻混頻器來獲得兩個不同的信號工作頻帶。頻帶選擇控制有效的降低了功耗。第一級中頻混頻器的輸出經過兩個帶通濾波器濾除不需要的信號，第二個混頻器產生I和Q基帶輸出。帶選擇控制通過相加或相減，選擇所希望得到的信號。由于第一級的中頻在900MHz和1.8GHz之間，在映像和有用信號之間的900MHz的帶寬允許對映像進行實質的抑制。該接收機的性能參數：在900MHz時，噪聲系數4.7dB，IIP3為8dB；在1.8GHz時， 噪聲系數4.9dB，IIP3為6dBm。工作電壓3V時， 整個接收機的功耗是75mW。 第三個例子是一個采用最小平均平方（LMS）校準技術的象頻干擾抑制結構接收機，該接收機采用Weaver結構，工作在2GHz頻帶。接收機的組成框圖如圖10所示。 該種類型接收機采用了增益和相位校準電路，如圖10所示。結構中的LMS適應電路可以調整第二級變頻的增益和相位，而不影響射頻混頻器或第一級的本地振蕩器。進行校準時，在射頻輸入端口加一個鏡象信號，調整系數W1、W2直到y（t）等于零。該接收機的性能參數：在2GHz時，噪聲系數5.2dB，IIP3為-17dB。工作電壓2.5V時，整個接收機的功耗是55mV。 圖10 采用最小平均平方校準技術的象頻干擾抑制接收機的簡單框圖 未來的射頻接收機 隨著新的無線標準的引進，如藍牙標準和3G標準，未來的射頻接收機不僅需要處理聲音信號，而且需要以較高的比特率來處理大量的數據信號。為了滿足這些新應用的要求，要求接收機具有高性能和更高的精確度，這樣給射頻接收機的設計帶來許多挑戰。人們希望在同一芯片上具有集成多種標準的功能，這就要求來用具有成本效益，同時具有更高的集成度的方式采設計多標準、多頻帶接收機。正如前面的討論和射頻接收機集成電路的例子看到的一樣，減小片外組件的數量和芯片的面積需要做很多工作，并且正在努力對接收機的結構和電路拓撲結構進行新的創新來達到上面的目標。 與當前高頻領域中的III-V族、SiGe電路相比，CMOS充分利用Si技術的成熟、低成本特性，具有成本低、集成度高、技術成熟等特點。CMOS技術在保持系統性能不變的同時，降低高頻系統的設計制作成本，因此正在得到廣泛研究和應用。 |
