|
頻率源是現代射頻和微波電子系統的心臟,其性能直接影響整個電子系統。隨著無線電技術的發展，人們提出了各種各樣的頻率源的設計方案。大的來分，分兩類：自激振蕩源和合成頻率源。常見的自激振蕩源有晶體振蕩器、腔體振蕩器、介質振蕩器、壓控振蕩器等，雖然這些振蕩源在相位噪聲，頻率范圍，頻率穩定度等技術指標上，有著這樣那樣的缺點，但它們是第二類高質量合成頻率源的基礎和依據。第二類－合成頻率源，按合成方案來分主要分為三種：直接模擬式合成、鎖相式合成和直接數字式合成。這些方法方案各有優缺點，但是互相結合，基本上滿足了現在各種性能要求的頻率源。 設計概述 鎖相式頻率源具有輸出頻率高，頻率穩定度高、頻譜純、寄生雜波小及相位噪聲低等優點。本方案就是利用小數分頻的鎖相環，來實現一個寬頻帶低噪聲的頻率合成器，實現0～1GHz的低噪聲正弦波信號。 0～1GHz的信號，相對帶寬很寬，直接用鎖相環是沒法實現的，從壓控振蕩器的原理來講，就根本找不到這樣的一款壓控振蕩器。但是，結合直接模擬合成器原理，就可以找到這樣一個巧妙方案。該方案可以分成四個模塊來實現。如下圖所示。2～3GHz信號的產生模塊，本振信號（2GHz）的產生模塊，混頻模塊和控制模塊。 通過上面的圖，可以看出，通過兩個鎖相環路產生了兩個高分辨率，低相位噪聲，同相對頻率穩定度的頻率信號，然后，通過混頻濾波來實現0～1GHz的低噪聲信號。 該設計方案種有三個注意事項： 第一，為什么剛才說“同相對頻率穩定度的頻率信號”？在剛才的信號框圖中，必須注意，兩個產生信號的鎖相環的輸入參考頻率必須來自一個晶振，這樣把兩個信號源和混頻器連在一起看，就相當于一個大的鎖相環，它的輸出信號和輸入信號的相對頻率穩定度是一樣的，這樣，只要選擇一個溫度補償型高穩定度的參考晶振，那么，最后得到的輸出信號的相對頻率穩定度這個指標是很不錯的。 第二，為什么要選擇2～3GHz與2GHz來差頻？其實，選擇3～4GHz與3GHz來差頻，或4～5GHz與4GHz來差頻，都可以，但是絕對不能2GHz以下。這個我們要分析一下，混頻后輸出的信號，而且這些信號是通過濾波來選取0～1GHz這個頻段的信號的，其實，2GHz是一個最低的頻率，設計濾波器幾乎無法實現。設上面的兩個PLL的輸出信號分別為f1＝2.1～3.1GHz，f2＝2.1GHz，并且都是正弦波，根據混頻器原理，從頻域來看，將產生一系列的頻率：fout＝mf1±nf2，具體輸出的頻率有： f1-f2=0"1GHz f1+f2=4.2"5.2GHz 2f2-f1＝1.1"2.1GHz 2f1－f2＝2.1"4.1GHz f1＝2.1～3.1GHz f2＝2.1GHz … 這樣，在頻譜上，所需的信號就被分離出來了，采用濾波器就可以選擇出有用的信號了0～1GHz的信號了。 第三，抑制小數分頻器相位噪聲的∑－△技術 隨著大規模集成電路的發展，出現了小數分頻技術。利用小數分頻的PLL頻率合成技術，解決了單環數字頻率合成器中高的鑒相頻率和低的頻率間隔之間的矛盾，但這種直接的小數分頻技術卻帶來了嚴重的小數雜散，引起了相位噪聲的惡化。為了解決這個矛盾，以前通常采用模擬相位內插的方法來抑制相位噪聲和寄生信號，但是這種抑制的效果很有限，這種模擬的方案很難達到1%抑制效果，很不理想。后來，人們提出了一種純粹數字的方案，這就是∑－△調制技術。∑－△調制技術主要由取樣、噪聲整形和數字濾波三個部分組成，實現了抑制小數N分頻帶來的噪聲，而小的頻率分辨率主要依賴電路的速度。 ∑－△調制技術的原理：對信號進行取樣后，噪聲的功率譜幅度降低，并通過一個對輸入呈低通濾波、對量化噪聲呈高通濾波的噪聲整型器，將量化噪聲的絕大部分移到信號的頻帶之外，而采用取樣移出的噪聲不會與信號頻譜疊加，從而通過簡單的濾波有效的抑制。 這個技術對于抑制小數分頻器產生的噪聲效果很好，本設計中選用的芯片CX72300就是采用這項技術的集成鎖相環芯片。 鎖相環相位噪聲簡單分析 鎖相環路的噪聲來源主要有兩類：一類是與信號一起進入環路的，如輸入噪聲和諧波，另一類是環路的部件產生的。鎖相環電路的組成部件都會不同程度的引入相位噪聲。具體說來，影響因素有：N分頻器引起的噪聲，鑒相器的噪聲（與鑒相頻率有關），鎖相環的噪聲基低和熱噪聲，電荷泵的噪聲，壓控振蕩器的噪聲，以及環路濾波器中電阻引起的噪聲等，其中壓控振蕩器是內部噪聲的主要來源。計算相位噪聲的數學模型中考慮的因素越多，該模型越精確，但計算就越復雜。關于這一部分的論述很多，也很詳細，我只簡單的說一下，以下與設計關系比較大的幾個影響，以便指導該設計。 與信號一起進入環路的輸入噪聲和諧波，PLL環路對其起到了一個低通濾波的作用，主要參數是等效噪聲帶寬（BL）。壓控振蕩器也是噪聲的一個主要來源，PLL環路對VCO引入的噪聲起到了高通濾波的作用。 要考慮鎖相環芯片的噪聲基底，這是選擇鎖相環芯片的一個參考因素。N分頻器也會影響環路內的相位噪聲，相位噪聲隨著N的變化，可以視為20lgN放大作用。電荷泵鑒相器的工作頻率也會影響PLL輸出相位噪聲，可以用10Lg（Fcomp）來描述。 具體模塊的實現 1.2～3GHz信號的產生模塊 該模塊采用加拿大的Skyworks公司生產的單片集成鎖相環路芯片CX72300來實現，它的特點是小頻率間隔（可小于100Hz，由于它18位的小數分頻）、低相位噪聲（可達-90dbc/Hz，由于它使用了∑－△技術）和寬頻帶，外接環路濾波器和VCO可構成高性能寬頻帶鎖相頻率合成器。這些主要得益于18位的∑－△技術下的小數數字式低噪聲分頻器。CX72300合成器有一頻率功率控制電路，在頻率變化太快或太慢時，能幫助環路濾波器管理壓控振蕩器，可以加快環路捕獲時間。 此外，壓控振蕩器選用中國電子集團十三研究所的HE486B,它采用硅超突變結變容管調諧，頻帶寬，可以達2～3GHz；利用硅雙極管振蕩，相位噪聲低，典型值為－95dBc/Hz。 濾波器采用三階無源低通濾波器，濾波器設計主要有考慮負反饋所涉及的穩定問題，也就是常常說的相位裕度，但是其它的因素諸如濾波效果、噪聲和鎖定時間也要考慮進去。這種用于電荷泵鎖相環的濾波器的拓撲結構是固定的，見下面ADF4113三階無源低通濾波器。 設計的參考頻率是16MHz，參考分頻比從132開始（2112MHz），到195（3120MHz），小數位取最大位（保證頻率間隔盡可能小）。通過單片機，輸入對應的控制字，那么基于cx72300的PLL就可以輸出對應的頻率。 2.本振信號的產生模塊（2GHz） 本設計采用了使用Analog器件公司提供的鎖相環芯片ADF4113，它的最大輸出頻率為4GHz，噪聲性能很好（PN1Hz為-217）。為了降低相位噪聲，淘汰了原來的芯片ADF4360－2，雖然這款芯片內置VCO，可以讓整個這一模塊的設計簡單很多，但是，它內置的VCO噪聲性能不好，而且VCO是噪聲的一個重要來源。所以，為了整體相位噪聲性能，改用ADF4113，VCO從新挑選。 另外，如上面所說，參考頻率共用CX72300的參考頻率，以降低相位噪聲。 環路濾波器的仍選擇三階無源低通濾波器，具體各個電容電阻大小使用公司網站上提供的仿真軟件ADISimPLL來確定，這樣就省了計算濾波器的元件參數，相當方便。具體如下： 3.混頻器使用LinearTechnology凌特公司的有源雙平衡混頻器LT5512，它的RF,IF，LO工作頻帶寬（0.1～3GHz），相互的隔離度高，含有使能引腳可以開關芯片。輸出的信號用合適的低通濾波器，把0～1GHz的信號和其它高頻信號分開，就可以得到想要頻率。需要注意的是該器件在本例中工作頻率很高，所有涉及高頻的器件必須使用貼片的，本設計中的涉及高頻的電容電阻電感都使用0805封裝。其他模塊的電路也一樣。 4.控制電路使用了愛特梅爾(Atmel)公司的芯片AT89S51,它是Atmel公司的一款新推出的高性價比的芯片，功能相當完備，內含4K的Flash，不用擴展ROM，可以直接燒寫程序使用。通過編寫程序，讓單片機的I/O口輸出兩組控制字，分別控制CX72300和ADF4113輸出頻率各自的頻率。而且，AT89S51單片機可以在線修改程序，這樣，需要那個頻率，可以在現場對計算機修改對應的輸入控制字，即可得到想要的頻率，當然，這一部分將來也可做成一個鍵盤，實現人機會話。在試驗階段，我的程序讓它自動的輸出一系列的頻點，而且，在每個頻點保持一定的時間，以便觀察輸出信號。 結束語 通過對PLL頻率合成器的深入研究，結合使用了直接模擬式頻率合成方案，本文給出了一種低噪聲寬頻帶的高性能的頻率合成器。它的輸出頻率0～1GHz，包括了絕大多數電子設備的頻率，因此，它將作為一款多用表的頻率基準。 |
