|
0 引言 在電子測(cè)量系統(tǒng)中，常常需要對(duì)高速信號(hào)進(jìn)行采集與處理，且在很多領(lǐng)域?qū)?shù)據(jù)采集與處理系統(tǒng)的精度要求還非常高。因此，設(shè)計(jì)一個(gè)好的高速高精度采集系統(tǒng)尤為重要。對(duì)于高速數(shù)據(jù)采集系統(tǒng)，人們通常選擇用FPGA、DSP等高速器件來(lái)實(shí)現(xiàn)的方法和MCU比起來(lái)，其成本較高。其實(shí)，在有些系統(tǒng)中，并不要求對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)采集，這時(shí)，用價(jià)格低廉的MCU即可實(shí)現(xiàn)。本文給出了一個(gè)由MCU控制、利用FIFO作為緩沖器的高速AD采樣電路，巧妙的實(shí)現(xiàn)了高速AD采樣與較慢速的MCU數(shù)據(jù)處理間的鏈接。 1 系統(tǒng)基本原理 對(duì)于高速數(shù)據(jù)的采集，若將AD采樣數(shù)據(jù)同步讀出，對(duì)于MCU來(lái)說(shuō)，其速度遠(yuǎn)遠(yuǎn)不夠。因此，本系統(tǒng)利用高速FIFO作為緩沖器，由FIFO先將高速AD采樣數(shù)據(jù)存儲(chǔ)起來(lái)，再由MCU將數(shù)據(jù)從FIFO中低速讀出。然后經(jīng)過(guò)前端調(diào)理電路將輸入的單端模擬信號(hào)轉(zhuǎn)換成適合AD輸入范圍的差分信號(hào)。 本系統(tǒng)的MCU采用EZ-USB芯片AN2131Q來(lái)實(shí)現(xiàn)。AN2131Q是Cypress公司的EZ-USB系列USB總線控制器，有8K字節(jié)的程序RAM，外部存儲(chǔ)容量可達(dá)64KB，有24個(gè)通用I／O口。AN2123Q芯片可把USB總線接口所需的信息打包，然后將USB總線收發(fā)器與USB總線的引腳D+和D-相連，再用串行接口引擎來(lái)對(duì)串行數(shù)據(jù)進(jìn)行解碼和譯碼、錯(cuò)誤校驗(yàn)、位填充并完成USB總線所需的其它信號(hào)，最終實(shí)現(xiàn)總線接口的數(shù)據(jù)傳輸。AN213lQ內(nèi)嵌的增強(qiáng)型8051內(nèi)核可使用標(biāo)準(zhǔn)的8051指令進(jìn)行設(shè)置，速度較標(biāo)準(zhǔn)型8051更快。 AN2131Q可通過(guò)USB口并采用塊傳輸方式將從FIFO中讀出的數(shù)據(jù)傳給PC機(jī)。本系統(tǒng)主要由AD采樣模塊、數(shù)據(jù)緩沖模塊和MCU控制模塊組成。系統(tǒng)的基本原理框圖如圖1所示。 2 主要硬件器件 2.1 AD9238的主要特性和功能 AD9238是ADI公司推出的12位雙通道數(shù)模轉(zhuǎn)換器芯片。該芯片采用3.3 v供電，速度可選20MS／s、40 MS／s和65 MS／s。它可以提供與單通道A／D轉(zhuǎn)換器同樣優(yōu)異的動(dòng)態(tài)性能，但是比使用2個(gè)單通道A／D轉(zhuǎn)換器具有更好的抗串?dāng)_性能。AD9238的2個(gè)ADC通道除了共用內(nèi)部的電壓參考源VREF外，其它基本都是獨(dú)立的。AD9238采用流水線工作方式，在每個(gè)時(shí)鐘信號(hào)的上升沿進(jìn)行采樣，經(jīng)過(guò)7個(gè)時(shí)鐘周期后，數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上。AD9238的輸出數(shù)據(jù)為T(mén)TL／CMOS兼容電平。 AD9238的主要引腳功能如下： VIN+、VIN-：模擬差分信號(hào)輸入端。 REFT、REFB：外部基準(zhǔn)電壓的輸入端。 Q0～Q11：12個(gè)數(shù)據(jù)輸出位。 OEA、OEB：分別為兩通道數(shù)據(jù)輸出使能位。該引腳為低電平時(shí)，使能數(shù)據(jù)總線；該引腳為高電平時(shí)，輸出為高阻。 PDWNA、PDWNB：分別為兩通道的通道關(guān)閉功能使能位。該管腳為低電平時(shí)，使能通道；該管腳為高電平時(shí)，關(guān)閉通道。 DFS：輸出數(shù)據(jù)格式選擇位。該腳為低電平時(shí)，數(shù)據(jù)輸出格式為偏移二進(jìn)制；該管腳為高電平時(shí)，數(shù)據(jù)輸出格式為二進(jìn)制補(bǔ)碼。 OTR_A、OTR_B：分別為兩通道的溢出標(biāo)志位。有溢出時(shí)，該管腳輸出高電平。 MUX_SELECT：數(shù)據(jù)復(fù)用模式選擇位。該管腳為高電平時(shí)，兩通道數(shù)據(jù)分別從各自通道輸出；該管腳為低電平時(shí)，A通道數(shù)據(jù)從通道B輸出，B通道數(shù)據(jù)從通道A輸出；該管腳接時(shí)鐘時(shí)，兩通道數(shù)據(jù)將復(fù)用輸出數(shù)據(jù)端口，此時(shí)采樣速率比前兩種提高一倍。 SENSE：基準(zhǔn)模式選擇位。該管腳接地時(shí)，VREF設(shè)置成1 V。該管腳直接與VREF管腳連接時(shí)，VREF被設(shè)置成0.5 V。在該管腳、VREF管腳和模擬地三者之間串接2個(gè)電阻R1和R2時(shí)，VREF=0.15(1+R1／R2)。上述兩種情況都屬于內(nèi)部電壓參考。該管腳接到AVDD時(shí)，采用外部電壓參考。 信號(hào)輸入分為單端輸入和差分輸入兩種情況。單端輸入時(shí)，VIN-引腳直接與VREF引腳相連，輸入信號(hào)與VIN+引腳相連，此時(shí)模擬輸入電壓的范圍為；差分輸入時(shí)，差分信號(hào)的兩端分別與VIN+和VIN-引腳相連，此時(shí)模擬輸入電壓的范圍為2VREF～VPP。 2.2 前端調(diào)理電路 為了減少A／D轉(zhuǎn)換結(jié)果的二次諧波，提高信噪比(SNR)，幾乎所有的高速A／D芯片都要求模擬信號(hào)為差分輸入，因此需要用前端調(diào)理電路來(lái)將單端信號(hào)轉(zhuǎn)換成差分信號(hào)。本系統(tǒng)調(diào)理電路采用的是ADI公司的AD8138，該放大器具有較寬的模擬帶寬(320 MHz，-3 dB，增益為1)，可用于驅(qū)動(dòng)12位ADC，非常適用于要求低成本和低功耗的系統(tǒng)。AD8138采用ADI公司的新一代XFCB雙極型制造工藝。內(nèi)部的共模反饋結(jié)構(gòu)使之可以通過(guò)施加于一個(gè)引腳上的電壓來(lái)控制其輸出共模電壓。AD8138內(nèi)部的反饋環(huán)可實(shí)現(xiàn)平衡輸出，同時(shí)可以抑制偶次諧波失真。它的輸入阻抗高達(dá)6MΩ，可以直接與輸入信號(hào)相連從而省略隔離放大器，因而可大大精簡(jiǎn)了電路結(jié)構(gòu)。 2.3 FIFO的主要特性 本設(shè)計(jì)選用的FIFO是TI公司的SN74V245。SN74V245是一種高速大容量先進(jìn)先出存儲(chǔ)器件。其最高工作頻率為133 MHz，容量為4096×18 bit；SN74V245可以設(shè)置成標(biāo)準(zhǔn)工作模式或者FWFT工作模式，可提供全滿(mǎn)、半滿(mǎn)、全空、將滿(mǎn)以及將空等五種標(biāo)志信號(hào)。 寫(xiě)FIFO可由寫(xiě)使能WEN控制，當(dāng)WEN為低時(shí)，可在每個(gè)寫(xiě)時(shí)鐘(WCLK)的上升沿將數(shù)據(jù)寫(xiě)入。讀FIFO則由讀使能REN控制，當(dāng)REN為低時(shí)，可在每個(gè)讀時(shí)鐘(RCLK)的上升沿將數(shù)據(jù)讀出。讀、寫(xiě)相互獨(dú)立，也可同時(shí)進(jìn)行。FIFO中沒(méi)有地址指針，可在讀、寫(xiě)過(guò)程中用相應(yīng)的狀態(tài)標(biāo)志位置位來(lái)指示FIFO的狀態(tài)。為避免數(shù)據(jù)讀空，空標(biāo)志(EF)置位將禁止讀操作；而為了避免數(shù)據(jù)寫(xiě)入溢出，滿(mǎn)標(biāo)志(FF)置位將禁止寫(xiě)操作。 3 系統(tǒng)的具體實(shí)現(xiàn) 運(yùn)行時(shí)，若AD9238的SENSE接地，系統(tǒng)將采用內(nèi)部基準(zhǔn)(VREF=1 V)，此時(shí)的輸入差分模擬信號(hào)范圍為VPP。如將DFS接高，則AD輸出數(shù)據(jù)的格式為二進(jìn)制補(bǔ)碼。 MUX_SESECT接高電平，則可保證A通道數(shù)據(jù)從通道A輸出，B通道數(shù)據(jù)從通道B輸出。AD9238的OEBA、OEBB由MCU控制。 為了使兩個(gè)通道AD同時(shí)工作，提高系統(tǒng)效率。設(shè)計(jì)時(shí)可采用兩個(gè)FIFO來(lái)獨(dú)立地將兩路AD輸出數(shù)據(jù)進(jìn)行存儲(chǔ)。由于AD的數(shù)據(jù)輸出為12位，F(xiàn)IFO存儲(chǔ)寬度為18位，故可將FIFO輸入端的空腳接地，輸出端空腳懸空。 將AD時(shí)鐘(本設(shè)計(jì)采用40 MHz)直接與FIFO的WCLK相連，可使FIFO同步將AD采樣數(shù)據(jù)寫(xiě)入，實(shí)際上．FIFO的RCLK由MCU控制，F(xiàn)IFO的WEN、REN也由MCU控制。 FIFO的滿(mǎn)標(biāo)志(FF)應(yīng)接到MCU的外部中斷引腳。同時(shí)，F(xiàn)F與MCU的控制信號(hào)(CONTROL)會(huì)通過(guò)與非門(mén)共同作用于AD的PDWN引腳。MCU通過(guò)CONTROL來(lái)控制AD的啟動(dòng)。當(dāng)CONTROL為1時(shí)，若FF為1(FIFO不為寫(xiě)滿(mǎn)狀態(tài))且與非門(mén)輸出PDWN為0，則啟動(dòng)AD轉(zhuǎn)換；若FF為0且PDWN為0，則關(guān)閉AD轉(zhuǎn)換。而如CONTROL為0，無(wú)論FF狀態(tài)如何，PDWN均為0，即不啟動(dòng)AD轉(zhuǎn)換。 AD轉(zhuǎn)換啟動(dòng)后，若FIFO寫(xiě)滿(mǎn)，則為0，這樣，PDWN也為0，此時(shí)硬件將AD通道關(guān)閉。同時(shí)，MCU進(jìn)人中斷服務(wù)程序并讀FIFO，然后通過(guò)USB總線將讀得的數(shù)據(jù)傳給PC機(jī)。 將FIFO12位輸出數(shù)據(jù)的高4位和低8位分別接到鎖存芯片74HC574，并將74HC574的輸出端接到AN2131Q的數(shù)據(jù)總線上，AN2131Q便可通過(guò)片選信號(hào)選通要讀的FIFO和74HC574，然后分兩字節(jié)將12位數(shù)據(jù)讀入。 AN2131Q的數(shù)據(jù)總線和地址總線是獨(dú)立的，訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器可直接通過(guò)一條MOVX指令來(lái)實(shí)現(xiàn)。USB傳輸采用塊傳輸，一次傳輸?shù)淖畲笞止?jié)數(shù)為64。進(jìn)入中斷程序的源代碼如下： 4 系統(tǒng)PCB設(shè)計(jì)注意事項(xiàng) 4.1 電源和地線的處理 為了降低并抑制整個(gè)系統(tǒng)的噪聲，其系統(tǒng)電源和地的處理尤為重要。采用的方法是在電源、地線之間加去耦電容。設(shè)計(jì)時(shí)應(yīng)在每個(gè)電源引腳都就近接上去耦電容，并盡量加寬電源、地線寬度，最好是地線比電源線寬。數(shù)字電路部分可用大面積銅層做地線，并在板上把沒(méi)有用上的地方都與地相連接，以作為地線使用。 4.2 模擬電路和數(shù)字電路的共地處理 本系統(tǒng)是由數(shù)字電路和模擬電路混合構(gòu)成的，因此，在PCB設(shè)計(jì)時(shí)要考慮他們之間的互相干擾問(wèn)題。對(duì)信號(hào)線來(lái)說(shuō)，高頻信號(hào)線要盡可能遠(yuǎn)離敏感的模擬電路器件，而且走線要盡可能短而等長(zhǎng)。對(duì)地線來(lái)說(shuō)，板內(nèi)數(shù)字地和模擬地是分開(kāi)的，應(yīng)采用單點(diǎn)接地的方式，并通過(guò)一個(gè)磁珠將兩者連接起來(lái)。事實(shí)上，整個(gè)PCB對(duì)外界應(yīng)只有一個(gè)結(jié)點(diǎn)。 4.3 過(guò)孔的處理 高速數(shù)字電路中，過(guò)孔的寄生電感往往會(huì)給電路帶來(lái)較大的負(fù)面影響。因此，在PCB設(shè)計(jì)中盡量做到以下幾點(diǎn)： (1) PCB板上的信號(hào)走線盡量不換層，也就是說(shuō)，盡量不要使用不必要的過(guò)孔。 (2) 電源和地要就近打過(guò)孔，過(guò)孔和管腳之間的引線越短越好，因?yàn)樗鼈儠?huì)導(dǎo)致電感的增加。 (3) 在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔，以便為信號(hào)提供最近的回路。 5 系統(tǒng)性能分析 高速數(shù)據(jù)采集系統(tǒng)的動(dòng)態(tài)性能指標(biāo)主要包括INL、DNL、SNR、SINAD和有效位數(shù)(ENOB)等。在本系統(tǒng)的測(cè)試過(guò)程中，AD采樣時(shí)鐘為40MHz且輸入信號(hào)為20 kHz的正弦信號(hào)時(shí)，其實(shí)際測(cè)試功率譜的密度如圖2所示。 圖2中，主頻率集中在20 kHz處，同時(shí)還有一些噪聲頻率，最大能量值為73.95。利用Matlab軟件可以計(jì)算出SINAD為63.2 dB。根據(jù)ENOB=(SINAD-1.76)／6.02，可得出：ENOB為10.5。當(dāng)輸入為0 V時(shí)，理論上的AD輸出值應(yīng)為7FF，而實(shí)際測(cè)得的輸出數(shù)據(jù)的平均值為7FB，由此可求出其偏移誤差為04H；同樣，輸人為1 V時(shí)，測(cè)得系統(tǒng)的增益誤差為03H。AD轉(zhuǎn)換位數(shù)為12位。而被設(shè)置為1 V，則轉(zhuǎn)換精度為1 V／212=0.024 mV。 6 結(jié)束語(yǔ) 經(jīng)測(cè)試分析，本系統(tǒng)能對(duì)單一頻率的模擬信號(hào)準(zhǔn)確地進(jìn)行數(shù)據(jù)采集和恢復(fù)。由于本系統(tǒng)AD的最大采樣速率是40 MHz，F(xiàn)IFO深度為4 KB，故對(duì)速率在7.5 kHz～20 MHz的信號(hào)，寫(xiě)滿(mǎn)一次FIFO足已使采樣點(diǎn)多于一個(gè)周期，又不至出現(xiàn)混疊，這樣就可以準(zhǔn)確地恢復(fù)出信號(hào)。當(dāng)然，為了滿(mǎn)足各個(gè)頻率范圍內(nèi)模擬信號(hào)的采樣，也可以考慮擴(kuò)大FIFO深度、改變AD采樣時(shí)鐘頻率。總之，本文提出的這種由MCU、FIFO實(shí)現(xiàn)的采集系統(tǒng)方案比較簡(jiǎn)單，且實(shí)用可靠。 |
