|
摘要：提出了一種基于MCU內部Flash的仿真器設計方法，并完成了設計和仿真。 關鍵詞：微控制器 在線仿真 開發系統 Flash SRAM 由于市場對MCU功能的要求總是不斷變化和升級，MCU應用的領域也不斷擴展， 因此往往需要對最初的設計進行修改。Flash MCU與以往OTP/MASK MCU相比，最大的優點就在于可進行高達上萬次的擦寫操作，順應了MCU功能不斷修改的需求;另一方面，Flash MCU市場價格也在不斷下降。因此，許多OEM已將Flash MCU用于產品的批量生產。對于Flash MCU,基于內部Flash的在線仿真器更接近于程序真實的運行特性，程序調試的效果更好，效率更高。實際上，Flash MCU工作時Flash的延時、讀寫時充等特性是非常，程序存儲在MCU外部仿真板上的SRAM中，由額外的硬件邏輯來模擬Flash的這些特性是費時低 效的;同時將Flash和MCU內嵌的其他類型存儲器如SRAM、ROM等區分開來也是十分重要的。如果在程序的調試階段就可以反映出這特性，有且于實現 程序從仿真器到商用MCU芯片的無縫轉移。 1 關于Flash MCU Flash MCU的構成如圖1所示，主要由CPU核、Flash IP及其控制模塊、SRAM IP及基控制模塊、WatchDog、PMU(Power Manage Unit，功耗管理單元)、I/O端口以及ISP在線編程接口等組成。不同功能的Flash MCU還包含一些各自獨特的應用模塊單元，如用于尋呼的Flash MCU所包含的解碼模塊。對于用來構成在線仿真器的Flash MCU還可能包括仿真接口單元。本文在討論Flash MCU的在線仿真時，指的都是包含仿真接口的Flash MCU。 Flash存儲器幾乎擁有現今追求個性化的用戶所需要的所有優點：掉電數據不丟失、快速的數據存取時間、電可擦除、容量大、在線(系統)可編程、價格低廉以及足夠多的擦寫次數的高可靠性等，已成為新一代嵌入式應用的首選存儲器。與Flash MCU相比，MASK(掩膜)MCU盡管在大指生產時仍具備一定價格優勢，但其升級不便的缺點，隨著今后Flash成本的進步降低和MCU功能需求的逐漸增多，將表現得更為顯著。 2 基于外部SRAM的MCU在線仿真器 MCU仿真器的一種常見做法是，將用戶的待調試程序(以下簡稱用戶程序)存儲在 MCU外部仿真板的SRAM(以下簡稱外部SRAM)中，在bond-out MCU的外部結構仿真監控硬件(以下簡稱外部仿真邏輯)，通過監視和控制仿真接口信號即bond-out的信號，來獲取MCU的狀態，是指將MCU內部的 某種信號連接到封裝的管腳上，使得外部仿真邏輯可以監視和控制MCU內部的狀態。這種非商用芯片專用于構成在線仿真器，當用戶程序在仿真器中調試完成后， 編程到商用MCU芯片中，應用到用戶系統。在商用MCU中，這些仿真接口信號不會出現在芯片封裝的管腳上。 在Flash MCU沒有被廣泛應用之前，仿真器設計公司通常將用戶程序和監控程序都存儲在外部SRAM中，這種做法基本上可以反映SRAM MCU真實的運行情況，對用戶程序的調度效果影響不大。但是對于Flash MCU而言，則存在一定的問題。畢競SRAM和Flash在工藝和讀寫時序上相去甚遠，CPU運行存儲在SRAM和Flash中的程序，情況是完全不同 的。有可能出現程序存儲的仿真器的外部SRAM中運行良好，但是編程到商用MCU中工作起來卻不正常。隨著Flash MCU在 MCU市場中的比重越來越大，這一問題顯得越來越突出，有必要加以重視。 本文介紹的Flash MCU仿真器的設計方法，幾乎不增加MCU的仿真接口信號和芯片設計的復雜程度，就可以接近程序在商用MCU中的運行情況，實現用戶程序從仿真器到商用MCU的良好轉移。 3 基于MCU內部Flash的在線仿真器的一種設計方法 圖2是Flash MCU仿真器系統構成示意圖，其中的虛線接口信號是MCU的仿真接口，通常包括仿真使能信號，bond-out MCU中的CPU的地址、數據、讀/寫和取指等信號，以及少數幾個用于仿真的控制信號。仿真接口是Flash MCU與外部仿真邏輯之間的橋梁，使得外部仿真邏輯能夠監控MCU的內部狀態。 3.1 仿真器的工作原理 仿真器復位后，CPU開始運行存儲在MCU內部Flash(以下簡稱內部 Flash)中的用戶程序，外部仿真邏輯實時監測仿真接口信號，取得當前CPU運行指令的地址，判斷是否斷點。一旦遇到斷點，外部仿真邏輯停止用戶程序的 運行，切換程序運行的地址空間，開始運行存儲在外部SRA模塊的監控程序。監控程序取得MCU的當前狀態，并根據軟件的調試要求，改變MCU內部的一個或 多個寄存器的值，控制MCU的下一步運行。當監控程序完成使命，需要將程序的運行空間切換回用戶程序空間，CPU取指從外部回到內部，繼續運行用戶程序。 在用戶程序運行過程中，軟件通過并口發送的調試指令可以控制外部仿真邏輯，隨時打斷程序運行，或者單步調試，工作的過程與斷點相心。斷點、單步及軟件中斷 在下文中斷稱為程序中斷事件。 仿真器工作時，CPU的取指空間需要在內外存儲器之間反復切換。CPU地址空間劃分示意圖如圖3所示。總體上，仿真器的工作受圖4所示的狀態機控制。該狀態機共有四個狀態： ·用戶程序運行態(簡稱用戶態) 仿真器復位后，處在運行用戶程序的狀態。在該狀態下，CPU運行存儲在內部Flash中的用戶程序;外部仿真邏輯實時監測仿真接口，等待程序中斷事件的發生，進入下一狀態-跳轉態。 用戶程序通過MCU的ISP(在線編程接口)編程到內部Flash中，由Flash MCU的專用編程器完成。在設計bond-out MCU時，應該考慮與非bond-out MCU在編程時管腳的一致性。 外部SRAM用來存儲監控程序和監時數據。 ·跳轉態 一旦程序中斷事件發生，需要切換CPU的取指空間，跳轉到監控程序窗口。 由于在程序中何處中斷是不可預知的，因此不可能在用戶程序中預先安插好用于空間 切換的跳轉指令。所以需要一個專門的狀態來插入跳轉指令碼和跳轉的目的地址，即監控程序的入口地址，強制CPU運行監控程序。監控程序窗口是劃分CPU地 址空間時，為仿真功能預留的地址空間，空間大小視所需的監控程序的大小而定，監控程序的大小在一定程序上取決于仿真功能的強弱。 CPU從仿真接口讀跳轉指令碼和跳轉地址。MCU外部仿真邏輯同時使能程序空間切換信號，屏蔽MCU的所外部中斷，停止MCU中CPU外圍模塊的時鐘，也就相當于屏蔽了MCU的所有內部中斷。當程序空間的切換完成后，仿真器進入監控態，運行存儲在外部SRAM中的監程序。 ·監控態 在監控狀態下，CPU運行存儲在外部SRAM中的監控程序;繼續禁止MCU的所有外部中斷，停止MCU中CPU外圍硬件模塊的時鐘。 監控程序的任務是獲取MCU當前的狀態，接受軟件的調試命令，控制MCU的下一 步運行。監控程序可以寫得很簡單，僅僅獲取CPU特殊寄存器和外圍硬件寄存器的值，實現監視功能。也可以有比較完備的功能，例如接收用戶的調試指令，修改 其中一些寄存器的值，命使得MCU再次運行時，按照用戶的調試要求往下運行。這需要在MCU設計時，保證在CPU外圍模塊的時鐘停止時，也可以讀寫外部硬 件寄存器。至于CPU的5個特殊寄存器  C、ACC、IDX、CCR和SP，可以通過進入監控程序執行特定的程序段得到。如MOTOROLA的 HC6808就可以通過在監控程序開始處加入以下程序段得到這些寄存器的值。對于CPU指令集不支持讀取全部特殊寄存器的MCU，可以通過在MCU內部增 加測試邏輯得到。PC值即為程序中斷處CPU的取指地址。PSHA ;將ACC的值壓入堆棧 TPA ;將CCR的值傳送給ACC STA $2FEB ;將CCR的值存入存儲器，地址為$2FEB PULA ;將ACC彈出堆棧 STA $2FEA ;將ACC有值存入存儲器，地址為$2FEA STHX $5F ;將IDX(H：X)的值存入存儲器，地址為$005F TSX ;將SP的值傳送給IDX(H：X) STHX $5D ;將SP的值存放存儲器，地址為$005D 當不再繼續調試，給出開始運行的命令，監控程序結束對運行命令的等待，并且將CPU特殊寄存器的值恢復。繼續運行監控程序，直到最后一條指令即跳轉指令進行返回態。 ·返回態 CPU執行監控程序的最后一條指令-跳轉指令。外部仿真邏輯在指令碼后緊接著插 入本次中斷事件的中斷點地址(進入監控程序之前的用戶程序指令地址)，CPU的取指空間需要跳回到用戶程序空間。取消對外部中斷的屏蔽，恢復CPU外圍模 塊的工作時鐘，監控程序完成使命，回到用戶態，繼續運行內部Flash中的用戶程序。 3.2 內部仿真邏輯 為了構造合適的MCU的仿真接口，必須在MCU設計時，在MCU內部增加一個仿 真接口模塊，稱為內部仿真接口模塊。負責對仿真接口所需的CPU端口信號進行處理(如出于減少bond-out信號線的考慮，將地址和數據總線復用)，并 產生外部仿真邏輯所需的控制信號如地址鎖存信號，接收來自外部仿真邏輯的控制信號如程序文憑間切換使能信號等。 3.3 外部仿真邏輯 外部仿真邏輯如圖2左部所示，負責接收計算機通過并口發送的仿真命令，監視MCU的仿真接口，控制仿真器的工作狀態。外部仿真邏輯由外部仿真接口模塊、斷點判斷模塊、軌跡紀錄模塊、并口接口模塊和外部SRAM讀寫控制模塊等部分組成。各個模塊的作用簡單介紹如下： ·外部仿真接口模塊 該模塊是外部仿真邏輯中仿真狀態機所在的核心模塊。功能包括：接收業自MCU的 地址、數據、讀/寫、取指、地址鎖存等信號;根據并口接口模塊給出的來自軟件的仿真命令，給出仿真控制信號;在程序空間切換時插入跳轉指令和地址;將來自 MCU的地址和取指信號送給斷點判斷模塊，并接收來自斷點判斷模塊的斷點標志信號;產生送給MCU的程序空間切換使能信號;運行監控程序時，給出讀寫外部 SRAM所需信號，并接收讀出的數據，將其送給MCU。 ·斷點判斷模塊 根據外部仿真接口模塊送來的CPU地址，讀取斷點標志存儲器中的相應值。如果讀出的標志為有效值，表示當前地址為斷地址。接收來自并口接口模塊的設置和清除斷點命令，將斷點存儲器的相應位置1或置0。允許設置任意數目的硬件斷點。 ·軌跡紀錄模塊 將外部仿真接口模塊送來的CPU取指地址，存儲在軌跡紀錄的存儲器中。軌跡紀錄的存儲器采用的FIFO的方式，所能紀錄的軌跡長度是有限的，存滿刷新。軟件讀取該存儲器，可以得到CPU的運行軌跡。 ·并口接口模塊 提供仿真器和計算機并口之間的通信接口，可以針對不同的并口模式設計，以滿足不同模式的通信時序要求。 ·外部SRAM讀寫控制模塊 仿真過程中，仿真器的不同部分需要分時讀寫外部SRAM，包括：并口接口模塊下裝程序到外部SRAM;MCU在監控態從外部SRAM中讀取程序指令，存儲臨時數據等。 對于Flash MCU而言，這種將用戶的待調試程序存儲在MCU內部的Flash中，將監控程序存儲在MCU外部的SRAM中，并在MCU外部構造仿真邏輯，通過對采用 bond-out技術的MCU的bond-out管腳進行監控，來實現在線仿真的做法，在芯片設計時不需要做太多的工作，而且可以反映程序真實的運行效 果。相對于完全在芯片仿真(on-chip debugger)，該方法簡單，MCU的設計周期短;而相對于用硬件平臺如FPGA仿真，則價格低廉許多，是一種種權衡折衷的方法。作者提取了一個簡單 的Flash MCU模型，用這種方法完成了仿真器的邏輯設計，用Synopsys DC綜合，用Quartus布線Altera APEX 20K200 FPGA中，用ModelSim5.4進行了后仿真，完成了仿真驗證。結果證明這樣的做法是可行的。 |
