|
【獵頭職位：上海需要一位 驗(yàn)證工程師】聯(lián)系人：Estelle-Lv，郵箱：hr@kthr.com，微信也可查詢職位啦！打開手機(jī)微信，搜號(hào)碼“KTHR_COM”或查找微信公眾帳號(hào)“KT人才”或掃描以上二維碼即可添加，歡迎大家關(guān)注！ 職位描述： 1. 負(fù)責(zé)制定高覆蓋率的芯片/模塊驗(yàn)證計(jì)劃； 2. 用SystemVerilog以及各種驗(yàn)證方法學(xué)（覆蓋率模型，帶約束的隨機(jī)向量生成等）進(jìn)行模塊以及全芯片的驗(yàn)證； 3. 執(zhí)行帶時(shí)序的后仿真工作； 4. 為芯片測試工程師提供測試機(jī)測試向量； 5. 在基于ARM的SOC芯片中利用固件代碼（C/C++）進(jìn)行芯片測試； 6. 幫助FPGA工程師搭建并調(diào)試芯片/模塊的FPGA驗(yàn)證環(huán)境。 招聘要求： 1. 理解UVM流程和環(huán)境； 2. 有使用設(shè)計(jì)和驗(yàn)證工具的經(jīng)驗(yàn)； 3. 具有Verilog、UVM測試架構(gòu)和系統(tǒng)的驗(yàn)證知識(shí)； 4. 具有SoC架構(gòu)知識(shí)； 5. 具有C++編程經(jīng)驗(yàn)； 6. 具有團(tuán)隊(duì)合作精神及對勝利的渴望； 7. 具有良好的溝通能力； 8. EECS碩士優(yōu)先。 |
