|
1音頻模擬芯片TLC320AD50C TI公司的TLC320AD50C采用過采樣ΣΔ技術，在DAC前有一個插值濾波器，在ADC后有一個抽樣濾波器，這種結構使系統接收、發送可同時進行。而且TLC320AD50C可實現高分辨率，低速信號，高采樣率(最高可達22.5kb/s)的AD/DA轉換。它由一對16位的同步串行轉換通道組成，可直接和DSP連接進行通信。 TLC320AD50C的特點如下： (1)器件中的ADC為64倍過采樣，DAC為256倍過采樣(內部)； (2)帶有內建抗混疊濾波器和sinx/x補償； (3)可配置成主機或從機方式，一個串行接口可支持3個從設備和DSP進行通訊。? TLC320AD50C中的可選項和電路配置可以通過串行口進行編程，具體可編程項有：復位，掉電，通信協議，串行時鐘率，信號采樣率，增益控制，測試模式等。 TLC320AD50C有7個控制寄存器，其中主要4個寄存器功能如表1。由于寄存器4可修改采樣頻率，所以可能經常被修改，二次通訊很多涉及到它。 2 TLC320AD50C與TMS320C30DSP芯片的連接 TMS320C30是TI公司浮點運算DSP芯片中比較典型的一種，它的主時鐘達到40MHz，采用32位 浮點運算處理器，可以實現自適應信號處理和信號轉換等高速浮點運算，是一種性價比很高的產品。 本文采用TLC320AD50C和TMS320C30的接口電路完成數據的采集和TLC320AD50C寄存器的讀寫 過程。TMS320C30和TLC320AD50C的接口電路如圖1。 芯片連接的主要引腳有復位信號RESET；同步信號：AD50C上FS，FSD(延遲幀信號)，TMS320C30上FSX(幀發送信號)，FSR(幀接收信號)；數據讀寫信號：DIN，DOUT，DX，DR；時鐘信號：SCLK，MCLK，CLKX；二次通信請求：AD50C上FC，C30上XF。在時鐘信號作用下，C30的幀信號(FSX，FSR)及數據的傳輸(DR，DX)時序圖如圖2。片外復位電路提供上電復位，晶振電路可提供10MHz以上的主時鐘頻率，數據采樣頻率和其他時鐘信號均由此頻率分配。C30與AD50C之間有兩種通信格式，即主串行通信格式和二次串行通信格式。前者用來接收和發送轉換信號，后者在有請求的時候才進行二次通信。在主串行通信格式時，有兩種數據傳送模式：16位和15+1位，可通過控制寄存器設定，省卻情況下為15+1位。采用15+1位傳送模式，其最低位D0為非數據位，輸入DAC數據的D0位為二次通信請求位，輸出ADC數據的D0位為M/S腳的狀態位。 二次通信只有在發出請求時產生，當首次通信采用15+1位模式時，可以用D0進行二次通信請求，當首次通信采用16位模式時，則必須由FC腳輸入信號來產生二次通信請求。二次通信數據格式如圖2中所示，其中D7～D0為控制寄存器數據，D12～D8為控制寄存器地址，D13=1為讀控制寄存器數據，D13=0對控制寄存器寫數據。通過二次通信，可實現TLC320AD50C初始化和修改TLC320AD50C內部控制寄存器。 3 數據采集電路及通訊軟件實現 主AD50C的FSD接到從片的FS端，見圖3。 首先對相關寄存器進行設置。如果需要8kHz采樣速率的模擬信號，且送到TMS320C30器件的時鐘輸入頻率是30MHz，則下面的值應該加載進C30串口和定時器。 具體通信過程如下：AD50C數據輸入輸出與C30數據接收管腳相連，AD50C發出的幀頻信號通過FS腳與C30達到同步，FSD為同步延時信號，主要用來擴展主從器件，AD50C上M/S可控制AD50C的主從方式。C30中時鐘和同步信號腳可用軟件設置成外部輸入，這樣數據發送/接收，幀同步，時鐘信號均由AD50C產生，主時鐘(MCLK)信號由晶振提供，FC、XF端作為二次通訊請求，假設數據傳輸格式為16位，則FC高電平時發出二次通訊請求。 程序的流程圖見圖4。 4結束語 本文就兩種典型的芯片連接進行了介紹，從而很好地實現了數據的采集過程中寄存器的數據讀寫，在實際中也得到了很好的應用。 |
