|
1 引言 幾乎所有的模擬電路都需要穩定的電壓源。電壓源的溫度系數。抗噪聲能力直接影響著電路的性能與精度。帶隙基準因為較低的溫度系數,與電源和工藝的相對無關性,與CMOS工藝較好的兼容性等,得到了廣泛應用。 首先闡述了帶隙基準的基本原理,然后介紹了常規的帶隙基準結構。在此基礎上,提出了一種新型帶隙基準電路。該電路結構簡單,具有較低的溫度系數和較高的電源抑制比。 2 帶隙基準的基本原理 帶隙基準產生基準電壓源,如(1)式所示,是利用雙極晶體管基極-發射極電壓VBE得到的具有負溫度系數的電壓和利用熱電勢VT得到的正溫度系數電壓的倍數相加,得到與溫度無關的基準電壓源。熱電勢VT的關系式通常用兩個相同晶體管的VBE差值產生。 VREF = VBE+KVT (1) (1)式兩邊分別對溫度求導,并將溫度系數置零,得到: 當VT為零時,VREF 等于硅的帶隙電壓Eg/q,故稱為帶隙基準電壓。 3 電路結構及其分析 3.1 常規的帶隙基準電路 圖1所示是兩種常規的帶隙基準電路,兩者都是通過箝制A,B點電壓相等,產生PTAT電流,再通過電阻R2將該電流轉變為電壓,與晶體管的VEB相加,得到基準電壓。兩者不同點是圖1(a)所示電路使用運算放大器,圖1(b)所示電路使用電流鏡,使A,B電壓相等。運放帶隙基準的性能受運算放大器的失調電壓。電源抑制比。增益等的嚴重影響。雖然可以通過仔細設計運算放大器得到很好的性能,但是運算放大器不僅引入了新的噪聲和功耗,而且還增加了設計難度。電流鏡帶隙基準電路雖然沒有使用運算放大器,但是因為溝道調制效應等原因,也會造成基準源精度的降低。 圖1 兩種常規的帶隙基準電路 本文在圖1(b)常規 電流鏡帶隙基準電路的基礎上,提出一種新型帶隙基準電路,如圖2所示。 圖2 新型帶隙基準電壓源 3.2 啟動電路 因為帶隙電路中存在簡并偏置點,當電源上電時,有可能出現所有支路都傳輸零電流的情況,使整個電路不能正常工作。因此,需要啟動電路讓電路在上電時擺脫簡并偏置點。 圖2電路中的M9~M14和Q5組成啟動電路。剛接通電源時,節點⑥為低電平。M9導通,給節點⑥充電。當節點⑥電壓升到一定高度時,整個帶隙基準電路開始正常工作,同時導致(6)式成立,從而在電路正常工作時M9處于截止狀態。啟動電路不再對電路產生影響,完成電路的啟動。 VGS9=VCC-V⑥-VDS10-VDS11-VDS12=VCC-VEB3-VGS7-VDS10-VDS11-VDS12＜VTH9 (6) 3.3 基準電壓產生電路 圖2中,M1,M2,M5,M6寬長比的比例為2∶1∶1∶2。M3,M4,M7 寬長比的比例為2∶1∶2。Q1,Q3~Q5是一樣的三極管,Q2是與Q1一樣的16個三極管的并聯。 M1~M5,Q1,Q2形成PTAT電流產生電路。M5還起反饋作用。M6,M7,Q3支路為M3,M4提供偏置電壓,同時起負反饋作用,使節點①電壓等于節點②電壓。Q1和Q3是一樣的三極管,M7和M3的柵極相連,使V⑤ =V③。假設節點③電壓不等于節點⑤電壓,如果V⑤＞V③,由VBE1＜VBE3得到I1＜I5,而由VGS3＞VGS7得到I1＞I5,與前面得到的結論相矛盾,所以,V⑤=V③,I1=I5,VGS1=VGS6,從而得到節點①電壓等于節點②電壓。由電流鏡和各個晶體管的尺寸比值,可得出IPTAT=I1=I2+I3=I4=I5=I6。因為M3和M4傳輸同樣的電流,漏極電壓又相等,它們接在同一個柵極電壓上,所以,V④=V③。 (7)式得到的正溫度系數電流IPTAT被鏡像到M8,Q4,R2支路。通過該電流流過R2產生的電壓和VEB4相加,得到所要的帶隙基準電壓。 由VEB和VT在室溫下的溫度系數,可得到零溫度系數的基準: VREF≈VEB+17.2 VT≈1.25(V) (10) 要使(10)式成立,兩電阻關系需滿足: R2/R1=17.2/ln m (11) 但是,實際電路會與這個比值有所偏差。最終電路得到了約1.25V的基準電壓。 下面分析電路中兩個支路的反饋作用。首先分析M6,M7所在反饋支路。假設節點2電壓升高ΔV ,節點6電壓變化為: ΔV6= -gm6r6ΔV (12) 式中,r6為從節點6看進去的電阻: ΔV 在M6,M7反饋支路經過環路一圈后,最終返回到節點2的電壓變化量為: 式中,gmQ為三極管的跨導。從節點2看進去的電阻為: 在M5反饋支路中,當節點2電壓升高ΔV 時,可列出小信號方程: 節點4的電壓變化量為: 由(14),(15)式得, ΔV 經過M5支路反饋后返回到節點2的電壓變化量為: 從(13)和(16)式可 以看出,這兩個支路反饋回來的電壓量ΔV2均與-ΔV 成正比,所以是負反饋。這兩路負反饋使電路比普通結構有更大的環路增益,從而提高了環路的抗干擾能力和電路的電源抑制比,減小了常規結構中溝道調制效應對基準源精度的影響。 4 仿真結果分析及電路版圖設計 基于0.18μm的標準CMOS工藝庫,對電路的啟動過程。溫度系數和電源抑制比進行仿真。 當電源電壓從0~2.5V變化時,進行直流和瞬態仿真,檢查電路能否啟動。如圖3所示,該電路能夠正常啟動。當電源電壓為2.5V 時,在-40℃~125℃溫度范圍內觀察基準電壓VREF的變化。 如圖4所示,在室溫(25℃)下,VREF的溫度系數約為零。由圖4曲線計算可得,該電路在這個溫度范圍內的溫度系數為6.73×10-6 /℃。 圖3 電路的啟動仿真 ref的溫度變化曲線"> 圖4 帶隙基準輸出電壓Vref的溫度變化曲線 圖5所示為電路的電源抑制比與頻率的曲線。可見,該電路在低頻時電源抑制比為54.8dB,具有較高的電源抑制比。在高電源電壓下,可以應用共源共柵電路進一步增加電源抑制比。 圖5 帶隙基準的PSRR特性 設計的帶隙基準電路用于流水線A/D轉換器。圖6所示為電路版圖。因為三極管Q1和Q2的匹配對電路精度影響很大,所以,在繪制版圖時,讓Q2包圍Q1,以增加其匹配度。因為電阻值的絕對誤差很大,而相對誤差很小,所以,該電路版圖的電阻按比例繪制,以減少誤差。 圖6 帶隙基準電路版圖 5 結論 本文設計了一種無運放帶隙基準電路。該電路比傳統運放帶隙基準具有更少的功耗和噪聲,并消除了運放失調電壓等參數對基準精度的影響,減小了設計難度。該電路也比傳統的無運放電流鏡帶隙基準具有更高的電壓精度和電源抑制比。在2.5V電源電壓下,在-40℃~125℃溫度范圍內,溫度系數約為6.7×10-6/℃,電源抑制比為55dB。 |
