|
高性能模擬與混合信號IC領導廠商Silicon Labs(芯科實驗室有限公司)近日宣布針對消費電子和嵌入式應用推出業界最小尺寸的符合 PCI Express (PCIe) 標準的時鐘發生器芯片，在這些應用中可靠性、板面積、器件數量和功耗通常是其關鍵設計要素。設計旨在滿足PCIeGen1/2/3 標準的嚴格規范，新型的 Si50122 時鐘憑借 Silicon Labs 低功耗 PCIe 和CMEMS 技術為各類應用提供了節能、免片外晶體的時鐘解決方案，這些應用包括數字錄像機和靜態照相機、IP機頂盒、高清視頻流播放機、高清晰度數字電視、家庭娛樂和音頻系統、多功能打印機、消費類和小型商業存儲設備、家庭網關和無線接入設備等。 Si50122是第一個集成Silicon Labs CMEMS專利技術的時鐘發生器芯片。片內的CMEMS諧振器為芯片內的CMOS時鐘電路提供了一個穩定的頻率參考，省去了通常所需的大體積、分立的石英晶體。通過利用 CMEMS 技術，Si50122PCIe時鐘提供了極佳的抗沖擊和抗振動性，即使在惡劣的條件下(例如極端溫度變化)也能夠確保高可靠性并保證性能。手持消費電子產品容易遭遇碰撞或跌落的情況，使用穩固的 CMEMSPCIe 時鐘發生器而不是基于晶體的解決方案，能夠消除由于石英諧振器損壞而導致系統故障的風險。 支持極小的2mmx2.5mm 10引腳 TDFN 封裝，Si50122是業內現有的最小尺寸的 PCIe時鐘發生器，也是業內最低功耗的免片外晶體的PCIe時鐘解決方案。結合了業內領先的小尺寸和超低功耗，Si50122成為采用 PCI e互聯標準的空間受限的手持和電池供電型消費電子和嵌入式應用的最佳解決方案。 為了降低系統成本、功耗和器件數量并簡化電路板設計，Si50122PCIe 時鐘發生器采用了低功耗的“推挽(Push-pull)”式 HCSL 輸出緩沖器，省去了HCSL 輸出通常所需的所有外部終端電阻。而競爭對手芯片通常使用傳統的輸出緩沖器架構，其需要1個電源電阻器以及每個輸出端口上多達4個終端電阻器，這迫使設計人員在使用2路輸出器件時要管理多達9個片外電阻器。通過省去眾多的片外器件，推挽技術使得設計人員能夠在輸出引腳和接收器之間使用直連線，從而獲得更可靠的信號完整性。其他大多數 PCIe 時鐘供應商通常采用傳統的恒流(constant-current)技術，相較之下，在輸出緩沖器中采用推挽技術功耗可降低60%以上。 Si50122 PCIe 時鐘芯片提供2路低功耗100MHz差分HCSL輸出和1路25MHzLVCMOS時鐘輸出。由于它是免片外晶體的解決方案，因此它不需要片外25MHz參考時鐘源。正如SiliconLabs 全部的PCIe計時IC產品組合一樣，Si50122芯片完全超越了PCIeGen1/2/3標準中對于抖動性能的要求，并且支持可選的擴頻調制功能以進一步降低電磁干擾(EMI)。 SiliconLabs 計時產品營銷總監 JamesWilson 表示，“隨著當今功耗和空間受限的消費電子和嵌入式產品不斷采用 PCIe 標準，開發人員需要新一代 PCIe 時鐘解決方案以最小化功耗、BOM 數量和電路板面積。我們設計新型的基于CMEMS的免片外晶體Si50122PCIe時鐘，旨在為快速擴展的PCIe市場提供高集成度、低功耗、高可靠性和設計的簡易化”。 |
