DDR3 fly-by拓?fù)湓O(shè)計(jì)（DDR設(shè)計(jì)值得一看）

@︻$▅▆▇◤

DDR3 fly-by拓?fù)湓O(shè)計(jì)：       隨著數(shù)字存儲(chǔ)設(shè)備數(shù)據(jù)傳輸速率越來(lái)越快，拓?fù)浣Y(jié)構(gòu)對(duì)于信號(hào)質(zhì)量的影響越來(lái)越大，對(duì)于DDR3數(shù)據(jù)傳輸速率已經(jīng)達(dá)到1600Mbps以上，設(shè)計(jì)采用fly-by拓?fù)浣Y(jié)構(gòu)，但是在使用的過(guò)程中我們需要注意一些問(wèn) http://url.cn/LPHKA

admin

隨著數(shù)字存儲(chǔ)設(shè)備數(shù)據(jù)傳輸速率越來(lái)越快，拓?fù)浣Y(jié)構(gòu)對(duì)于信號(hào)質(zhì)量的影響越來(lái)越大，對(duì)于DDR3數(shù)據(jù)傳輸速率已經(jīng)達(dá)到1600Mbps以上，設(shè)計(jì)采用fly-by拓?fù)浣Y(jié)構(gòu)，但是在使用的過(guò)程中我們需要注意一些問(wèn)題，否則會(huì)帶來(lái)嚴(yán)重的信號(hào)完整性和時(shí)序問(wèn)題，導(dǎo)致設(shè)計(jì)跑不到想要的高速率。

Fly-by拓?fù)湟�求stub走線很短，當(dāng)stub走線相對(duì)于信號(hào)邊沿變化率很短時(shí)，stub支線和負(fù)載就可以看作電容，該電容的大小為stub電容和硅片I/O電容的總和。當(dāng)存儲(chǔ)顆粒沿分支均勻分布，且各存儲(chǔ)顆粒之間的電氣時(shí)延相比于信號(hào)上升/下降時(shí)間較小時(shí)，stub和硅片引入的電容會(huì)顯示出分布式效應(yīng)，從而改變分支走線處的傳輸線特征阻抗和傳播速度。下圖描繪了傳輸線上若干抽頭對(duì)應(yīng)的分布式容性負(fù)載。對(duì)于容性負(fù)載均勻的總線，其等效阻抗由下面的公式計(jì)算。
分布式容性負(fù)載的影響


其中，L和C是分布式傳輸線的寄生效應(yīng)，CL是負(fù)載的總電容，N是負(fù)載的數(shù)量，X是分布式負(fù)載對(duì)應(yīng)的傳輸線長(zhǎng)度，即分支長(zhǎng)度。

從上面公式可以看出，負(fù)載引入的電容，實(shí)際被分?jǐn)偟搅俗呔�上，所以造成走線的單位電容增加，從而降低了走線的有效阻抗。所以在設(shè)計(jì)中，我們應(yīng)該將負(fù)載部分的走線設(shè)計(jì)為較高的阻抗，經(jīng)過(guò)負(fù)載電容的平均后，負(fù)載部分的走線才會(huì)和主線段阻抗保持一致，從而達(dá)到阻抗連續(xù)，降低反射的效果。

下面用Hampoo在實(shí)際中的一個(gè)DDR3設(shè)計(jì)案例，來(lái)分析對(duì)比采用高阻抗負(fù)載走線和采用主線和負(fù)載走線同阻抗兩種情況的差異。



如上圖，Case1采用的是從內(nèi)層控制器到各個(gè)SDRAM均為50ohm的阻抗設(shè)計(jì)。Case2則采用了主線40ohm,負(fù)載線60ohm的設(shè)計(jì)。對(duì)此通過(guò)仿真工具進(jìn)行對(duì)比分析。



從以上仿真波形可以看出，使用較高阻抗負(fù)載走線的Case2在信號(hào)質(zhì)量上明顯優(yōu)于分支主線都采用同一種阻抗的Case1設(shè)計(jì)。而且對(duì)靠近驅(qū)動(dòng)端的負(fù)載影響最大，遠(yuǎn)離驅(qū)動(dòng)端的最末端的負(fù)載影響較小。這個(gè)正是前面所分析到的，負(fù)載的分布電容導(dǎo)致了負(fù)載線部分的阻抗降低，如果采用主線和負(fù)載線同阻抗設(shè)計(jì)，反而導(dǎo)致了阻抗不連續(xù)的發(fā)生。把負(fù)載走線設(shè)計(jì)為較高的阻抗，用于平衡負(fù)載引入的分布電容，從而可以達(dá)到整條走線阻抗平衡的目的。

通過(guò)提高負(fù)載走線阻抗來(lái)平衡負(fù)載電容的做法，其實(shí)在以往的菊花鏈設(shè)計(jì)中是經(jīng)常用到的方法。DDR3稱這種拓?fù)錇閒ly-by，其實(shí)是有一定的含義的，意在強(qiáng)調(diào)負(fù)載stub走線足夠的短。

負(fù)載的stub分支長(zhǎng)度也會(huì)對(duì)走線造成很大的影響，如果分支太長(zhǎng)，負(fù)載電容會(huì)表現(xiàn)出嚴(yán)重的反射效應(yīng)，和輸入信號(hào)疊加，導(dǎo)致情況變得復(fù)雜。此時(shí)已經(jīng)不能簡(jiǎn)單的使用將負(fù)載電容平均到走線上的方式對(duì)電路作出分析了，這時(shí)需要借助仿真軟件來(lái)評(píng)估這種長(zhǎng)分支對(duì)信號(hào)的影響。以下為仿真結(jié)果對(duì)比。



從仿真結(jié)果可以看出，長(zhǎng)負(fù)載分支的眼高、眼寬小于短負(fù)載分支的眼高、眼寬，主要就是由上面提到的負(fù)載電容反射造成。

針對(duì)DDR3 fly-by的設(shè)計(jì)，依據(jù)Hampoo在高速PCB領(lǐng)域的設(shè)計(jì)經(jīng)驗(yàn)，我們給出以下設(shè)計(jì)參考：
1、負(fù)載走線阻抗要比主線阻抗高。建議主線阻抗控制到40-45ohm，負(fù)載走線阻抗控制到55-60ohm。
2、負(fù)載stub盡可能短。建議clock走線 stub

admin

樓主下次把內(nèi)容也一塊發(fā)布出來(lái)吧，不然還要網(wǎng)友再點(diǎn)一次，這次我?guī)湍惆l(fā)布了。

pcbkey

支持一下