|
公司主要從事衛星通信系統研發 職位描述 一、崗位要求： 1：熟練掌握VHDL/Verilog等設計語言，熟悉Quartus、ISE等開發環境，具有2年以上CPLD/FPGA 設計經驗； 了解主流CPU接口與總線。 2：有扎實的數字和模擬電路、通信理論知識； 3：了解Protel/Orcad/PADS等電路設計工具； 4：具備團隊精神，具有良好的溝通能力； 5：具有一定的程序設計基礎（從事過軍品開發者優先）。 二：職責描述： 1：從事CPLD/FPGA等的設計、開發、調試，進行通信相關的算法、協議的研究、開發等； 2：按期完成符合設計要求的開發產品； 3：依據設計要求，完成相應的CPLD/FPGA設計、調試測試程序設計等具體設計工作，編制設計文檔、質量 記錄、調試記錄等設計文檔。 有意向的可以加QQ：2913146515 聯系手機：13915979775 |
