|
不同的端接方式，各有其優(yōu)點(diǎn)和缺點(diǎn)；不同的應(yīng)用場(chǎng)合，需采取不同的端接方式。下面是關(guān)于如何選擇端接方式的幾個(gè)原則： · 電路中邏輯器件家族不同，其端接方式也有所不同。一股來(lái)說(shuō)，CMOS工藝的驅(qū)動(dòng)源在輸出邏輯高電平和低電平時(shí)其輸出阻抗值相同且接近傳輸線的阻抗值，適于采用串聯(lián)端接技術(shù)；而TTL工藝的驅(qū)動(dòng)源在輸出邏輯高電平和低電平時(shí)其輸出阻抗不同，可使用戴維寧端接方案；EOL器件一般都具有很低的輸出阻抗，可在ECL電路的接收端使用下拉端接電阻來(lái)吸收能量。 · 串聯(lián)端接用點(diǎn)對(duì)點(diǎn)的布線拓?fù)涫亲罴训模送猓?lián)端接對(duì)那些相對(duì)于時(shí)鐘頻率為小尺寸的網(wǎng)絡(luò)走線很適合。 · 對(duì)于短的傳輸線，當(dāng)最小數(shù)字脈沖寬度大于傳輸線的時(shí)間延遲時(shí)，源端串聯(lián)端接是合乎要求的；對(duì)于長(zhǎng)的傳輸線，推薦采用負(fù)載端端接方式。 · RC網(wǎng)絡(luò)端接可提供好的信號(hào)質(zhì)量，其代價(jià)是增加元件，同時(shí)降低邊沿速率。當(dāng)然，上述方法和原則也不是絕對(duì)的，影響端接方式的因素包括： · 具體電路上的差別； · 網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的選取； · 接收端的負(fù)載數(shù)等。 因此，在高速電路中實(shí)施電路的端接時(shí)，需要根據(jù)實(shí)際情況并通過(guò)仿真分析來(lái)選取合適的端接方案和元件參數(shù)，以獲得最佳的端接效果。當(dāng)然，經(jīng)驗(yàn)也是很重要的。 |
