|
為簡(jiǎn)化和加速復(fù)雜IC的開發(fā)，Cadence 設(shè)計(jì)系統(tǒng)公司推出Tempus 時(shí)序簽收解決方案。這是一款新的靜態(tài)時(shí)序分析與收斂工具，旨在幫助系統(tǒng)級(jí)芯片 (SoC) 開發(fā)者加速時(shí)序收斂，將芯片設(shè)計(jì)快速轉(zhuǎn)化為可制造的產(chǎn)品。Tempus 時(shí)序簽收解決方案代表了時(shí)序簽收工具的一種新方法，它不僅使客戶壓縮時(shí)序簽收收斂與分析的時(shí)間，實(shí)現(xiàn)更快流片（tape out），同時(shí)又能減少不必要的對(duì)時(shí)序分析結(jié)果的悲觀，降低設(shè)計(jì)的面積和功耗。 “Cadence的使命就是幫客戶打造偉大和成功的產(chǎn)品，” Cadence公司總裁兼首席執(zhí)行官陳立武表示。“在當(dāng)今復(fù)雜的系統(tǒng)級(jí)芯片上，能及時(shí)實(shí)現(xiàn)設(shè)計(jì)收斂從而抓住上市時(shí)機(jī)是一項(xiàng)重大的挑戰(zhàn)。為了應(yīng)對(duì)這項(xiàng)挑戰(zhàn)，我們與客戶及行業(yè)合作伙伴緊密合作，共同開發(fā)出了Tempus™時(shí)序簽收解決方案�！� Tempus 時(shí)序簽收解決方案中推出的新功能有： * 市場(chǎng)上第一款大型分布式并行時(shí)序分析引擎，它可以擴(kuò)展到使用多達(dá)數(shù)百個(gè)CPU。 * 并行架構(gòu)使得Tempus 時(shí)序簽收解決方案能分析含數(shù)億實(shí)例的設(shè)計(jì)，同時(shí)又不會(huì)降低準(zhǔn)確性。 * 新的基于路徑式分析引擎，利用多核處理，可以減少對(duì)時(shí)序分析結(jié)果的悲觀。利用其性能上的優(yōu)勢(shì)，Tempus 時(shí)序簽收解決方案對(duì)基于路徑式分析的使用可以比其他的解決方案更為廣泛。 * 多模多角 (MMMC) 分析和考慮物理layout的時(shí)序收斂，采用多線程和分布式并行時(shí)序分析。 Tempus 時(shí)序簽收解決方案的先進(jìn)功能能夠處理包含了數(shù)億單元實(shí)例的設(shè)計(jì)，同時(shí)又不會(huì)降低準(zhǔn)確性。客戶初步使用結(jié)果顯示，Tempus™ 時(shí)序簽收解決方案能在數(shù)天時(shí)間內(nèi)即在一個(gè)設(shè)計(jì)上實(shí)現(xiàn)時(shí)序收斂，而傳統(tǒng)的流程在同一設(shè)計(jì)上可能要耗費(fèi)數(shù)周的時(shí)間。 “目前，花費(fèi)在時(shí)序收斂與簽收上的時(shí)間接近整個(gè)設(shè)計(jì)實(shí)現(xiàn)流程時(shí)間的40%。復(fù)雜設(shè)計(jì)對(duì)實(shí)現(xiàn)時(shí)序收斂提出了更高的要求，傳統(tǒng)的簽收流程卻沒有能跟上這種需求的步伐�！盋adence主管芯片實(shí)現(xiàn)部門芯片簽收與驗(yàn)證業(yè)務(wù)的公司副總裁Anirudh Devgan表示，“Tempus™ 時(shí)序簽收解決方案利用了多處理和ECO特性，比傳統(tǒng)流程更快達(dá)到簽收，是時(shí)序簽收工具在創(chuàng)新和性能方面取得的重大進(jìn)步�！� “我們很高興看到Cadence在靜態(tài)時(shí)序分析（STA）領(lǐng)域取得了新的進(jìn)展，” 德州儀器處理器開發(fā)總監(jiān)Sanjive Agarwala表示�！霸谖覀冝D(zhuǎn)向更先進(jìn)的制程節(jié)點(diǎn)后，時(shí)序收斂變得更加困難。所幸的是，Cadence迎難而上，提供了新的技術(shù)來解決這些復(fù)雜的設(shè)計(jì)收斂問題�！� 上市計(jì)劃 Tempus 時(shí)序簽收解決方案預(yù)計(jì)在2013年第3季度上市。Cadence計(jì)劃在2013年6月3日-5日在德克薩斯州奧斯汀舉辦的設(shè)計(jì)自動(dòng)化大會(huì)DAC上演示這一工具的先進(jìn)功能。 |
