|
三星將在明年二月的國際電子電路研討會(ISSCC)中，展示采用ARM big.little概念的移動應(yīng)用處理器。 這是少數(shù)將在該會議大披露的新款微處理器，但包括英特爾的Haswell和Nvidia的丹佛計劃(Project Denver)，都很明顯地缺席。不過，英特爾和Nvidia都將就新的芯片到芯片連接提出最新論文，展示他們對未來處理器的規(guī)劃。 這種基于28納米的八核ARM處理器將會由兩部分組成：第一部分為1.8GHz主頻的、四核Cortex-A15處理器，用來應(yīng)付繁重的計算任務(wù)，如游戲、強(qiáng)度運算等，突出性能；；第二部分為1.2GHz主頻的、四核Cortex-A7處理器，用來應(yīng)對待機(jī)等較輕量級的任務(wù)。如瀏覽網(wǎng)頁、聽音樂等，注重功耗。 該芯片與ARM所提出之采用32位A15和A7核心的big.little 架構(gòu)相同。今年10月時，ARM曾表示這種方法提供了比預(yù)期還要高的效益，未來將廣泛應(yīng)用在智能手機(jī)中。 Linley Group資深分析師Kevin Krewell表示，三星將推出首款big.little處理器。A7核心應(yīng)該能處理大多數(shù)智能手機(jī)的任務(wù)，而A15核心則處理需要高性能的需求，如游戲。 
而其他如高通(Qualcomm)、Nvidia和其他預(yù)計2013年推出，將與英特爾22nm Haswell在平板市場競爭的處理器則并未計劃在ISSCC上披露。根據(jù)過去經(jīng)驗，英特爾在會議上提出的論文向來與處理器無關(guān)。 不過，這家x86巨擘將描述一款頻寬達(dá)1Tb的可擴(kuò)展64通道芯片到芯片互連。該鏈路使用多個2~16Gb/s通道，運行在0.8~2.6 pJ /bit，采用32nm CMOS制程，總線功耗為2.6W。 這篇文章介紹了英特爾研究院(Intel Labs)的研究成果。英特爾實驗室資深首席工程師Bryan Casper表示，該論文描述了使用Samtec的micro-twinax線路，以及Ardent Concepts的連接器來連接Tb/s等級的芯片，否則功耗可能會拉升至20W。 Casper表示，直徑1到2mm的線束將是“我們在跨越移動和服務(wù)器應(yīng)用時，向前邁進(jìn)的重要技術(shù)。次pJ /bit I/O非常重要，因為這是快速開啟和關(guān)閉I/O連接的關(guān)鍵�！� Nvidia將描述一款20Gb/s的串列芯片到芯片28nm CMOS，它采用0.9V電源，電源效率0.54pJ/b。這項互連技術(shù)可能會與Nvidia的丹佛計劃整合，也可能應(yīng)用在從筆電到超級本等所有ARM和圖形核心處理器系列中。
此外，中國科學(xué)院計算技術(shù)研究所(ICT)將提出新版龍芯3B處理器(Godson 3B)，該元件采用32nm。在此之前，ICT展示過八核心65nm CPU，并建議直接跨越到32nm。 在ISSCC上，工程師將詳細(xì)介紹Godson-3B1500，這是一款32nm high-K金屬柵極元件，在1.35 GHz、40W條件下可提供172.8 GFLOPS性能。在同等功耗條件下，新處理器性能較65nm版本的128 Gflops有顯著提升，這主要歸功于新制、架構(gòu)和電路的改良。 在其他論文中，德州儀器(TI)和麻省理工學(xué)院(MIT)將提出一款200MHz的圖像解碼器，可符合高效影像編碼標(biāo)準(zhǔn)，提供每秒249M像素性能。它支持3,840 × 2,160像素分辨率，在0.9V時耗電76mW。 瑞薩(Renesas)將描述一款整合手機(jī)芯片，其中包含28nm雙核心1.5GHz CPU、 LTE/HSPA + 基頻數(shù)據(jù)機(jī)處理器、繪圖加速器和電源管理單元。AMD, IBM和甲骨文(Oracle)則將分別就其Jaguar, zSeries 和Sparc T5發(fā)表論文。 |
