TI公司的TMS320C6655/57是不定點/浮點數字信號處理器（DSP），基于KeyStone多核架構，內核速度高達1.25GHz，集成了各種包括C66x內核，存儲器子系統，外設和加速器在內的各種可編程子系統，非常適用于高性能可編程應用，如任務關鍵型，測試與自動化，醫療影像以及基礎設施設備等領域。本文介紹了TMS320C6655/57主要特性，框圖以及C6657+XC7Z035評估板XQ6657Z35-EVM主要特性，方框圖，DSP部分電路圖。

TI TMS320C6655/57 DSP 是一款性能最高的定點/浮點 DSP，基于 TI 的 KeyStone 多核架構。該器件采用全新的創新 C66x DSP 內核，能夠以高達 1.25 GHz 的核心速度運行。對于任務關鍵型、醫學成像、測試和自動化以及其他需要高性能的應用等廣泛應用的開發人員，TI 的 TMS320C6655/57 DSP 提供高達 2.5 GHz 的累積 DSP，并支持高能效且易于使用的平臺。此外，它與所有現有的C6000系列定點和浮點DSP完全向后兼容.

TI的KeyStone架構提供了一個可編程平臺，集成了各種子系統（C66x內核，存儲器子系統，外設和加速器），并使用多種創新組件和技術來最大化設備內和設備間通信，從而使各種DSP資源能夠高效無縫地運行。此架構的核心是關鍵組件，例如多核導航器，它允許在各種設備組件之間進行有效的數據管理。TeraNet 是一種無阻塞交換機結構，可實現快速且無爭用的內部數據移動。多核共享內存控制器允許直接訪問共享內存和外部內存，而無需從交換機結構容量中汲取資金。

對于定點使用，C66x 內核具有 4× C64x+ 內核的乘法累加 （MAC） 能力。此外，C66x 內核集成了浮點功能，每個內核的原始計算性能是業界領先的 40 GMACS/內核和 20 GFLOPS/內核（@1.25 GHz 工作頻率）。它每個周期可以執行 8 個單精度浮點 MAC 操作，可以執行雙精度和混合精度操作，并且符合 IEEE754 標準。C66x 內核包含 90 條新指令（與 C64x+ 內核相比），旨在實現浮點和面向矢量數學的處理。這些增強功能對信號處理、數學和圖像采集功能中使用的常用DSP內核的性能有了相當大的改進。C66x 內核向后兼容 TI 上一代 C6000 定點和浮點 DSP 內核的代碼，確保軟件可移植性并縮短遷移到更快硬件的應用的軟件開發周期。

TI C6655/57 DSP 集成了大量片上存儲器。除了 32KB 的 L1 程序和數據緩存外，每個內核還有 1024KB 的專用內存，可以配置為映射的 RAM 或緩存。該器件還集成了 1024KB 的多核共享內存，可用作共享 L2 SRAM 和/或共享 L3 SRAM。所有 L2 存儲器都集成了錯誤檢測和糾錯功能。為了快速訪問外部存儲器，該器件包括一個運行頻率為 1333 MHz 的 32 位 DDR-3 外部存儲器接口 （EMIF），并支持 ECC DRAM。

該系列支持許多高速標準接口，包括 RapidIO ver 2、PCI Express Gen2 和千兆以太網。它還包括 I2C、UART、多通道緩沖串行端口 （McBSP）、通用并行端口和 16 位異步 EMIF，以及使用通用 CMOS IO。對于設備之間或與FPGA的高吞吐量、低延遲通信，包括一個稱為HyperLink的40 Gbaud全雙工接口。

TI DSP C6655/57 器件具有一套完整的開發工具，其中包括：增強型 C 編譯器、用于簡化編程和調度的程序集優化器，以及用于查看源代碼執行情況的 WindowsR 調試器接口。

TI TMS320C6655/57主要特性：

1、一個 (C6655) 或兩個 (C6657) TMS320C66x ™ DSP 內 核子系統 (CorePacs)，每個系統都擁有

1.1、850 MHz（僅 C6657），1.0 GHz 或 1.25 GHz C66x 定點/ 浮點 CPU 內核

1.25 GHz 時，定點運算速度為 40 GMAC / 內核

針對浮點 @ 1.25GHz 的 20 GFLOP / 內核

1.2、存儲器

每內核 32K 字節一級程序 (L1P) 內存

每核 32K 字節一級數據 (L1D) 內存

每核 1024K 字節本地 L2

2、多核共享存儲器控制器 (MSMC)

2.1、1024KB MSM SRAM 內存 （由 C6657 的兩個 DSP C66x CorePacs 共享）

2.2、MSM SRAM 與DDR3_EMIF 的內存保護單元

3、多核導航器

3.1、帶有隊列管理器的 8192 個多用途硬件隊列

3.2、基于包的 DMA 支持零開銷傳輸

4、硬件加速器

4.1、兩個 Viterbi 協處理器

4.2、一個 Turbo 協處理器譯碼器

5、外設

5.11、4 個 SRIO2.1 線道

每通道支持 1.24/2.5/3.125/5G 波特率運行

支持直接 I/O，消息傳遞

支持四個 1x，兩個 2x，一個 4x，和兩個 1x + 一個 2x 鏈路配置

5.12、PCIe Gen2

單端口支持 1 或 2 個通道

每通道支持的速率高達 5 GBaud

5.13、HyperLink

連接到其它支持資源可擴展性的 KeyStone 架構連接

支持高達 40 Gbaud

5.14、千兆以太網 (GbE) 子系統

一個 SGMII 端口

支持 10/100/1000 Mbps 工作速率

5.15、32 位 DDR3 接口

DDR3-1333

8GB 可尋址空間

5.16、16 位 EMIF

5.17、通用并行端口

兩個通道，每個 8 位或 16 位

支持 SDR 和 DDR 傳輸

5.18、兩個 UART 接口

5.19、兩個多通道緩沖串行端口 (McBSP)

5.20、I2C 接口

5.21、32 個 GPIO 引腳

5.22、SPI 接口

5.23、信號量 (Semaphore) 模塊

5.24、8 個 64 位定時器

5.25、兩個片上 PLL

5.26、SoC 安全支持

商用溫度：0°C 至 85°C

擴展溫度范圍:-40°C 至 100°C

擴展低溫：-55°C 至 100°C

TMS320C6655/57框圖

基于TMS320C6657+XC7Z035評估板XQ6657Z35-EVM

TI DSP TMS320C6657+XC7Z035評估板由廣州星嵌電子科技有限公司自主研發，是基于TI 多核DSP TMS320C6657 和Xilinx Zynq SoC處理器XC7Z035設計的，由核心板與底板組成。

核心板內部通過SPI、EMIF16、uPP、SRIO 通信接口將DSP 與Zynq 結合在一起。底板接口資源豐富，引出2路 CameraLink 雙向可輸入輸出、1路 SFP+光口、2路千兆網口、雙通道 PCIe、USB2.0、Micro SD、LPC FMC、M.2、音頻輸入輸出等接口，方便用戶快速進行產品方案評估與技術預研。

XQ6657Z35-EVM是一個高性能、經濟高效的獨立開發平臺，使用戶能夠評估和開發德州儀器的應用程序。評估模塊 （EVM） 還可用作 TMS320C6657 DSP 的硬件參考設計平臺。

提供原理圖、代碼示例和應用筆記，以簡化硬件開發過程并縮短上市時間。http://web.xines.cn/pingguban/28.html

評估板XQ6657Z35-EVM主要特性：

1、DSP處理器型號：TI TMS320C6657CZHA25，雙核C66x，主頻1.25GHz

2、FPGA處理器：Xilinx Zynq7000 SoC XC7Z035-2FFG676I（2x ARM Cortex-A9，主頻 800MHz（-2），2.5DMIPS/MHz ，1x Kintex-7 架構可編程邏輯資源）

3、CPLD：MAX10型號10M02SCM153

4、DSP SPI Flash：32MByte

5、FPGA SPI Flash：64MByte

6、EEPROM：1Mbit

7、DSP DDR3：1GBytes

8、ZYNQ DDR3：1GBytes（PS端）

9、溫度傳感器：TMP102AIDRLT

10、CameraLink ：支持2路Base輸入或者2路Base輸出或者1路Full 輸入或輸出

11、SFP+：1路支持萬兆光模塊

12、千兆網口：DSP 1路、ZYNQ PS 1路

13、PCIe：1x PCIe 雙通道 （DSP端）

14、SD：1x Micro SD

15、USB：1x USB 2.0

16、DSP IO：38個

17、M.2：1x 可接SATA、4G、5G模塊

18、HDMI：1x HDMI OUT （PL端）

19、音頻：1x LINE IN、1x MIC IN、1x LINE OUT

20、LPC FMC：1路

21、電源接口：1x TYPE-C接口 12V@4A或標準PCIe供電

TMS320C6657 器件基于德州儀器 （TI） 開發的第三代高性能、先進的 VelociTI™ 超長指令字 （VLIW） 架構，專為高密度有線/無線媒體網關基礎設施而設計。該設備是 IP 邊界網關、視頻轉碼和翻譯、視頻服務器以及智能語音和視頻識別應用的絕佳選擇。C66x 器件向后兼容屬于 C6000™ DSP 平臺的先前器件的代碼。

TMS320C6657+XQ7035核心板框圖

TMS320C6657+XQ703評估板正面圖

XQ6657Z35-EVM底板原理圖（DSP部分）