一、SRIO協(xié)議與PCIe的區(qū)別

典型的PCIe結(jié)構(gòu)定義了一個(gè)以單個(gè)中央處理器為核心的計(jì)算機(jī)系統(tǒng)，如常見(jiàn)的工控機(jī)、PXIe機(jī)箱控制器、服務(wù)器內(nèi)的IO設(shè)備。從系統(tǒng)架構(gòu)來(lái)看，這個(gè)結(jié)構(gòu)的優(yōu)勢(shì)在于可有統(tǒng)一的軟件驅(qū)動(dòng)，軟件模型，設(shè)備間具備優(yōu)異的兼容性。兼容性才是王道，廠商就可以用一個(gè)標(biāo)準(zhǔn)包打天下。

圖1 PCIe 互聯(lián)架構(gòu)

PCIe 的幀格式如下圖所示。

幀由 1 字節(jié)的幀起始、2 字節(jié)的序列號(hào)、16 或 20 字節(jié)的報(bào)頭、0 到 4096 字節(jié)的數(shù)據(jù)字段、0 到 4 字節(jié)的 ECRC 字段、4 字節(jié)的 LCRC、和 1 字節(jié)的幀結(jié)束。

數(shù)據(jù)字段中傳輸?shù)奈粩?shù)越少，開(kāi)銷就越大。零字節(jié)數(shù)據(jù)字段會(huì)導(dǎo)致 100% 的開(kāi)銷，因?yàn)闆](méi)有傳輸數(shù)據(jù)。

圖 2 PCIe 的幀格式

二、RapidIO

RapidIO定義了一種高性能、分組交換互連技術(shù)，用于在微處理器、DSP、通信和網(wǎng)絡(luò)處理器、系統(tǒng)內(nèi)存和外圍設(shè)備之間傳遞數(shù)據(jù)和控制信息。

RapidIO 適用于點(diǎn)對(duì)點(diǎn)的設(shè)備間通訊，不需要經(jīng)過(guò)一個(gè)中央處理器進(jìn)行調(diào)度，就可以完成設(shè)備間的通訊，并且包長(zhǎng)度簡(jiǎn)單，效率相對(duì)于PCIe要更高，有效數(shù)據(jù)傳輸速度更快。

但是RapidIO沒(méi)有定義標(biāo)準(zhǔn)的軟件模型，這就導(dǎo)致廠家之間的設(shè)備大概率無(wú)法兼容，從而只能在某些領(lǐng)域進(jìn)行部署，不易推廣。

RapidIO 由于比PCIe更簡(jiǎn)單、更高效、延遲更低等特點(diǎn)，已經(jīng)在嵌入式領(lǐng)域、圖像處理、通訊系統(tǒng)、軍工航天有了大量的應(yīng)用。

在實(shí)際的應(yīng)用場(chǎng)景中，例如醫(yī)學(xué)影像等圖像處理領(lǐng)域，經(jīng)常需要擴(kuò)展單塊DSP、FPGA的計(jì)算能力，這時(shí)候需要將多個(gè)DSP或者FPGA通過(guò)高速串口進(jìn)行互聯(lián)，此時(shí)RapidIO就是當(dāng)前互換性最好的一個(gè)最佳選擇，因?yàn)镻CIe太過(guò)復(fù)雜，Xilinx的Auraro效率也不滿足要求，并且互換性不好。

三、可用的SRIO驗(yàn)證硬件

目前具備SRIO接口的硬件不多，推薦廣州星嵌電子科技有限公司開(kāi)發(fā)的DSP+FPGA+RAM開(kāi)發(fā)板： http://web.xines.cn/pingguban/28.html

也可用于評(píng)估EMIF等接口。

XQ6657Z35/45-EVM評(píng)估板，由廣州星嵌電子科技有限公司采用核心板+底板架構(gòu)設(shè)計(jì)。 

DSP選用TI TMS320C6657 雙核C66x 定點(diǎn)/浮點(diǎn)，主頻 1.25GHz/核； 

FPGA選用Xilinx Zynq SoC處理器采用的XC7Z035-2FFG676I 或 XC7Z045-2FFG676I。

SRIO測(cè)試截圖