|
新的技術為FPGA帶來全新密度、帶寬和節能優勢。相對于單片器件，單位功耗的芯片間帶寬提升了 100 倍，容量提升 2-3 倍 日前，全球可編程平臺領導廠商賽靈思公司 （Xilinx）宣布推出業界首項堆疊硅片互聯技術，即通過在單個封裝中集成多個 FPGA 芯片，實現突破性的容量、帶寬和功耗優勢，以滿足那些需要高密度晶體管和邏輯，以及需要極大的處理能力和帶寬性能的市場應用。通過采用3D封裝技術和硅通孔 (TSV) 技術，賽靈思28nm 7系列FPGA目標設計平臺所能滿足的的資源需求，是最大單芯片 FPGA 所能達到的兩倍。這種創新的平臺方法不僅使賽靈思突破了摩爾定律的界限，而且也為電子產品制造商系統的大規模集成提供了無與倫比的功耗、帶寬和密度優化。 ISE 13.1 設計套件目前已向客戶推出試用版，利用其提供的軟件支持，28nm Virtex-7 LX2000T 產品將成為全球首個多芯片 FPGA，其邏輯容量是目前賽靈思帶串行收發器的最大型40nm FPGA的3.5倍以上，同時也是最大競爭型的帶串行收發器 28nm FPGA 的2.8倍以上。該產品采用了業界領先的微凸塊 (micro-bump) 組裝技術、賽靈思公司專利FPGA創新架構，以及TSMC的硅通孔 (TSV) 技術以及賽靈思的專利 FPGA 創新架構。在同一應用中，相對于采用多個具有不同封裝的 FPGA 而言，28nm Virtex-7 LX2000T 大大降低了功耗、系統成本及電路板的復雜性。 TSMC研究及發展資深副總經理蔣尚義博士說：“與傳統的單芯片FPGA相比，采用多芯片封裝的FPGA提供了一個創新的方法，不僅實現了大規模的可編程性、高度的可靠性，還提高了熱梯度和應力容限特性。通過采用TSV技術以及硅中介層實現硅芯片堆疊方法，賽靈思預期基于良好的設計測試流程，可大大降低風險，順利走向量產。 通過該流程，公司將滿足設計執行、制造驗證以及可靠性評估等行業標準。” 在賽靈思堆疊硅片互聯結構中，數據在一系列相鄰的FPGA 芯片上通過10,000 多個過孔走線。相對于必須使用標準I/O連接在電路板上集成兩個 FPGA 而言，堆疊硅片互聯技術將單位功耗芯片間連接帶寬提升了 100 倍，時延減至五分之一，而且不會占用任何高速串行或并行I/O資源。通過芯片彼此相鄰，并連接至球形柵格陣列，賽靈思避免了采用單純的垂直硅片堆疊方法出現的熱通量和設計工具流問題。賽靈思基礎 FPGA 器件采用 28nm HPL（高性能低功耗）工藝技術，為 FPGA 芯片集成提供了功耗預算理想的封裝方法。 賽靈思的堆疊硅片互聯技術服務于處于新一代電子系統核心地位的要求最高的 FPGA應用。該技術具有超高帶寬、低時延和低功耗互聯等優異特性，使客戶不僅能夠通過與單片FPGA 器件采用的同一方法來實現應用；利用軟件內置的自動分區功能實現按鈕式的簡便易用性；而且還能支持層次化或團隊化設計方法，實現最高性能和最高生產力。 賽靈思同業界領先的代工廠包括TSMC等在內的外包組裝與測試合作伙伴建立了強大可靠的供應鏈，為芯片工藝提供強大支持。目前已向客戶推出試用版的ISE 13.1 設計套件提供配套的軟件支持。預計首批產品將于 2011 年下半年開始供貨。如欲了解包括白皮書在內的更多技術資料，歡迎訪問以下網址：http://www.xilinx.com/cn/technology/roadmap/index.htm。 
賽靈思堆疊硅片互聯技術常見問題解答.pdf
(125.47 KB)
|
