九月份培訓安排
第一期:2012年09月04日14:00-16:00
FSP 功能介紹
PSpice A/D分析的使用技巧
第二期:2012年09月11日14:00-16:00
FSP 庫管理設置
PSpice模型的創建
第三期:2012年09月18日14:00-16:00
Allegro Team Design應用
Cadence 高速系統設計流程及工具使用I
第四期:2012年09月25日14:00-16:00
Allegro Routing and Glossing應用
Cadence 高速系統設計流程及工具使用II
十月份培訓安排
第一期:2012年10月02日14:00-16:00
FSP 實例演示
PSpice AA 高級分析工具的使用
第二期:2012年10月09日14:00-16:00
Cadence SI 實例分析(DDR II)
PSpice常見問題解決以及16.5新功能介紹
第三期:2012年10月16日14:00-16:00
高速串行差分信號仿真分析
Allegro Differential Pairs約束設置
第四期:2012年10月23日14:00-16:00
Allegro User Preferences Editor介紹
Cadence應用常見問題答疑
參加對象:
原理圖工程師
PCB 工程師
信號完整性工程師
FPGA工程師
報名方式:
聯系方式:
陳敏敏
電話:021-51696680-8057
Email:peterchen@comtech.com.cn